AD4114电路设计时的相关问题

Question

问题一： AD4114供电问题，如下图数据手册page16

从single-supply operation一栏中，是否能得出结论，当AVSS = DGND时，AVDD一定得是5V？但是参阅了EVAL的用户文档和FAQs文档发现好像在AVSS=DGND时是能够使用3V~5.5V的范围电压供电，在设计中想使用3.3V单电源来供电（AVSS=0V、AVDD=3.3V），求证一下是否可行。 
 
 问题二： 在我们的应用中，需要采集&plusmn;10V范围的16个单端电压，但是参阅数据手册后对于单电源供电的AD4114采样负电压抱有疑问，疑问如下： 
 1.在使用单电源供电，且VINCOM为GND（0V电平）的情况下，AD4114是如何采集负的单端电压的？是通过零点电压和负电压的差分输入产生正电压来测量的么（通过切换MUX的导通的位置使正向和反向发生改变来使得对于ADC的差分输入恒为正？但是这又是如何判断正负电压输入时差分输入的正向或反向呢）？再者，我是否能直接将VINCOM接-10V，使得所有的VINx对于其都是正电压？ 
 2.数据手册page21面，如下图

voltage inputs内容中说每一个输入都有一个1/10的电阻分压器，好像在上面的示意图中没有体现出来？我不太理解那些222k&Omega;是如何构成分压器的。这是否对应着ADC实际采样的输入一定是VINx的1/10？

对于上面这张图而言（page22），是反映着在AVDD = 3V时（单电源供电），引脚的对地电压的范围对于输出精度的影响。AD4114的量化范围应该还是和REF的电压有关，与AVDD的电压无关的吧？这里好像没有描述恒定的REF电压大小作为前提，是否不同的REF电压大小，这里的GUARANTEED ACCURACY电压范围也会随之发生变化？在我们的应用中想要使用1.25V的参考电压作为输入，是否也能保证&plusmn;12V的单端电压（VINCOM为0V）范围内的 GUARANTEED ACCURACY？ 
 
 感谢您看到这花费的耐心，期待您的回复。

FrankZhang · Accepted Answer

问题1的话，其实3V到5.5V都是可以的。 
 问题2的话，可以用包括ltcspice在内的仿真软件仿真一下AD4114 ADC输入前端的网络，你就会发现即使负压输入，里面ADC输入也是正电压。 
 还有1/10分压的话，主要是戴维宁等效后的结果。 
 量化范围是于VREF有关，但是这个图也与VDD有关，主要是描述输入电压输入范围的。至于精确的量化范围，你的理解也是对的，它与Vref有关，同样以下面的仿真图看。3V vdd，如果以2.5V为参考的话，精确量化范围就是正负12V。其它的VDD和其它是参考电压你可以自己去仿真。就我目前来看，你1.25V Vref是不能用来精确测正负12V的。)

FrankZhang · Answer

你没完全理解这个isource中标注的意思，并不是说I source 在200uA时，gpio输出就一定是AVDD-1,而是这个电流条件下，输出最小的情况下为AVDD-1, normal 和max时候都没标呢，且非常重要的是，这个电流值就是gpio正常工作时推荐的电流值，尽管手册可能没直接说那么明白，但是如果负载电流比这个值还大，GPIO的输出高可能就最低会掉到AVDd-1V以下了，这是不允许的。你问高电压为0.7V时，I source多少，这个我是无法回答你的，事实上你想高电平能低到0.7V，我估计这个gpio引脚就已经过载烧坏了。 
 你一直强调想驱动mos,为什么不自己仿真试一下呢，在仿真里看看电压电流能不能驱动你选的mos,而且nmos pmos驱动起来也是不一个样的。仿真时候电流电压你都可以自己设置，mos也可以在仿真软件里选，能为你的设计提供很好的参考。你在这里问我AD4114的gpio能否满足你的要求，说实在我回答不了，我都不知道你电路条件是啥，你可以仿真下你需要的souce电流需要多少，至于芯片能提供的最大值，我可以明确告诉你就是我截图中的那个值。

FrankZhang · Answer

你觉得输入12V,VDD3V时候超了Vref 2.5V?看着像是超了，实际没超。不管你说单端还是差分，你不能只看12V输入时候ADC是输入，12V时候ADC输入的高测是2.55V,但低测vincom即使是-12V在芯片内部输入也是0.15V呀，两者一减，是2.4V,完全不会超过2.5V的范围呀。不管你外围是单端还是差分，转了一道后在芯片内部它都是差分。 
 十分之一，是这个111/1111的十分之一，是输入戴维宁等效的十分之一，输入和VREF的关系，严格来说你想的太简单了。你说输入应该可以是VREF*10,但是这个计算式子中还有VDD也在发挥作用呀，应该是VDD和实际输入电压的总和不能超过VREF,那个VDD加进来后，输入电压和VREF它就不是十分之的关系。我觉得手册中的图是非常严谨的，起码在图中标的电路条件下，给出的量化范围都是非常精确的。 
 这里系统校准操作中，提到满量程校准从3.75Vref到10.5Vref，看起来不论Vref的值（只要不超过absolute input voltage）好像是能够一直量化到10.5倍的Vref的？ 
 手册这段话别理解错了，对于这种增益校正，不管它讲的功能多么让人激动。核心是它可以帮你在较小的输入电压范围内可以测得更准，同时它还要保证输入到内部ADC时，电压不能超过ADC VREF。因为很简单，这些增益校正都是在数字信号处理端的操作，数字处理端的操作，很难解除你在硬件上的限制，就比如电压输入范围，所以，多仿真看看，多看看我下面贴的这第一张图，对你是最有参考的。