请问AD4680/4681/4682/4683数据手册中tSCLKED参数是否准确？

TCLKED不用直接减掉，CS下降沿就会出数据，Tquiet和转换有一定重叠

TCLKED不用直接减掉，CS下降沿就会出数据，Tquiet和转换有一定重叠

是的，CS下降沿后tSDOEN (6ns, max)时间内，SDO有效。

但是我理解数据手册的要求是：我拉低CS后，需要等待tSCLKED的时间，才能发出第一个SCK的脉冲，然后读取后续bit，如果我的理解正确，那么，这个tSCLKED参数是需要减掉的，如果我理解错了，那应该咋个理解tSCLKED这个参数的使用呢？

恳请ADI的专家进一步解惑，谢谢！

描述有点误解，190是少不了的，然后16个bit 400ns少不了，一个周期还剩下410ns，tquiet会从下一个周期的190抽一点时间，保证500ns

非常感谢您的耐心解答。

我还是存有疑问，根据数据手册对t_QUIET、t_SCLKED这两个参数的定义：

1), t_QUIET : Interface quiet time prior to conversion

2), t_SCLKED : CS falling edge to first SCLK falling edge

AD4680/4681/4682/4683系列ADC是以CS信号的下降沿触发开始转换，故，以CS下降沿为边界，t_QUIET时间定义的是CS下降沿之前不能读数的时间；而tSCLKED时间定义的是CS下降沿之后不能读数的时间，所以我理解这两个时间是不能合并的，请问是这样的吗？