我目前在使用AD9208,时钟架构是100MHz作为参考时钟,由LMX2595锁出需要的时钟频率,再由HMC7043产生采样时钟fs和SYSREF供给ADC,同时产生DCLK供给FPGA。
目前遇到的问题是,在最终结果中存在一个较大的fs/4信号。严重影响了该ADC的性能。
请问该问题应当如何解决
我目前在使用AD9208,时钟架构是100MHz作为参考时钟,由LMX2595锁出需要的时钟频率,再由HMC7043产生采样时钟fs和SYSREF供给ADC,同时产生DCLK供给FPGA。
目前遇到的问题是,在最终结果中存在一个较大的fs/4信号。严重影响了该ADC的性能。
请问该问题应当如何解决
您好,希望这个能够帮到您ez.analog.com/search
另您也可将问题发布在咱们的全球技术社区哦,会有专门的工程师为您解答的。
ez.analog.com/.../
您好,希望这个能够帮到您ez.analog.com/search
另您也可将问题发布在咱们的全球技术社区哦,会有专门的工程师为您解答的。
ez.analog.com/.../