请教关于AD9136的JESD配置问题

大佬好,小弟最近在调试AD9136芯片,遇到一个问题,如下:

1.我使用的是9136模式11,单链路模式,使用一个JESD204+一个JESD204 PHY,我将JESD204的tx_charisk和txdata信号(传输至JESD204_PHY)用ila核看,发现了问题:

SYNC信号在不断的拉高拉低,能够看到DAC进入了ILA阶段,然后又会回到CGS阶段,一直重复。我验证了ILA所有参数,和DAC手册要求相符,发现没有问题(包括第二帧的各种参数)。

2.经过了ILA阶段,要么重回CGS,要么所有通道发送相同的一些数据,然后再回到CGS,不明白这是什么原因造成的