现在使用的是AD9627+FPGA(AX3750),使用一个接收例程来接收信号,只配置了2 个寄存器的值,一个是寄存器0x14,另一个是寄存器0x FF。对寄存器0x14配置成LVDS输出格式,输出为offset binary模式。对0xFF寄存器的最低位写1生效,请问AD9627是对信号怎么采样的,有IQ采样吗?
现在使用的是AD9627+FPGA(AX3750),使用一个接收例程来接收信号,只配置了2 个寄存器的值,一个是寄存器0x14,另一个是寄存器0x FF。对寄存器0x14配置成LVDS输出格式,输出为offset binary模式。对0xFF寄存器的最低位写1生效,请问AD9627是对信号怎么采样的,有IQ采样吗?
高速AD,一般会有DCO的数据随路时钟,也就是表征数据时序的时钟。你给AD芯片一个驱动采样时钟clk,芯片就自动会输出采样数据,并伴随着DCO时钟一起输出,你利用DCO时钟来捕获数据即可
高速AD,一般会有DCO的数据随路时钟,也就是表征数据时序的时钟。你给AD芯片一个驱动采样时钟clk,芯片就自动会输出采样数据,并伴随着DCO时钟一起输出,你利用DCO时钟来捕获数据即可