有谁开发过这款芯片?目前调试的现象是22位的no latency output 有输出，但24位的滤波结果没有输出。MCLK=1Msps，DF=4，每个转换周期都有busy信号，drl信号每隔85ms周期被拉高一次（与手册描述的每隔DF个转换周期拉高一次不相符），在drl信号下降沿后给scka信号，并没有数据从sdoa引脚输出。驱动时序已经按照手册要求写的，并有检查无误。
有谁开发过这款芯片?目前调试的现象是22位的no latency output 有输出，但24位的滤波结果没有输出。MCLK=1Msps，DF=4，每个转换周期都有busy信号，drl信号每隔85ms周期被拉高一次（与手册描述的每隔DF个转换周期拉高一次不相符），在drl信号下降沿后给scka信号，并没有数据从sdoa引脚输出。驱动时序已经按照手册要求写的，并有检查无误。
