你好,我想有一个AD7606模块,用FPGA驱动它,但是它只在程序运行的开头转换一次,之后再给convertAB低电平脉冲,busy引脚一直输出低电平,不再转换。请问是什么原因会造成这种情况?
你好,我想有一个AD7606模块,用FPGA驱动它,但是它只在程序运行的开头转换一次,之后再给convertAB低电平脉冲,busy引脚一直输出低电平,不再转换。请问是什么原因会造成这种情况?
AD7606上电,RESET脉冲复位后,每个CONVSTA/B脉冲上升沿触发一次转换。
你好,想请问一下,在上电后,多长时间给reset脉冲比较合适。比如使用内部参考电压的话,是不是需要等30ms,再给reset高电平脉冲比较合适
您好,如果您需要技术支持的话,请发帖提问哦~