DS1337 I2C总线的上升、下降沿时间是如何规定的？

上升沿/下降沿时间分别按照10%上升到90%或90%下降到10%的时间规定的。指标如下： CB为总线电容。总线上不要使用过大的上拉电阻，导致打的延时；但上拉电阻过小，会抬高逻辑低电平。建议使用4.7K左右的上拉电阻。

为什么DS1337对外部晶体有严格要求？

DS1337 是 Pierce 振荡器，内部集成了谐振槽路 (CL1 and CL2) 和偏置电阻，与外部晶体构成并联模式谐振。为保证电路谐振在32.768kHz，对晶体提出以下要求：为了降低功耗，RTC振荡器对晶体ESR的margin较小，ESR或CL超出规定的范围，都会导致电路不起振。

如何选择DS1337 I2C总线的上拉电阻？

DS1337的SCL, SDA上升沿/下降沿对最小值、最大值均有限制。如果使用过小的上拉电阻，则会是边沿速率低于最小值要求，同时也会拉高逻辑低电平；当然，使用过大的上拉电阻，则会造成较大延时，超出上升/下降沿最大值的限制。通常可以选择4.7k - 10k的上拉电阻。 can accept 0.3 x VCC (max) logic low level, 逻辑电平规格：注：CB为总线等效电容(pF)。

用DS1337S+替代其他公司的RTC后，时钟不工作，如何排查原因？

用DS1337替代其他公司的实时时钟时，需要注意之前使用晶体的参数。比如，CD413可以配合NXP PCF85063AT使用，因为该晶体满足NXP器件谐振电路的要求： 60K or 70K ESR； CL = 7 pF or CL = 12.5 pF。而DS1337 需要使用6pF CL的晶体，并且ESR应该小于50k。所以，在更换RTC的同时，还需要确认晶体参数是否一致，可能还需要更换晶体的型号。