噪声来源：时钟管脚和模数隔离没有做好
保留FPGA输出时钟和ADC的连接，查看ADC的模拟输入，如下
删除FPGA输出时钟和ADC的连接，查看ADC的模拟输入，如下：
查看AD9269的芯片手册，发现ADC的时钟信号在芯片内部和AVDD连接，如何进行修改，需要在FPGA和ADC之间加一个时钟分配芯片么，该芯片需要用模拟电源供电么？
噪声来源：时钟管脚和模数隔离没有做好
保留FPGA输出时钟和ADC的连接，查看ADC的模拟输入，如下
删除FPGA输出时钟和ADC的连接，查看ADC的模拟输入，如下：
查看AD9269的芯片手册，发现ADC的时钟信号在芯片内部和AVDD连接，如何进行修改，需要在FPGA和ADC之间加一个时钟分配芯片么，该芯片需要用模拟电源供电么？
