Post Go back to editing

ADF4159的环路滤波器设计和扫频问题

Thread Summary

用户询问关于ADF4159开发板EV-ADF4159EB3Z与HMC587 VCO配合使用时的滤波器设计及扫频性能问题。ADF4159支持的最小跳频步长timer为0.02μs,但不包括PLL锁定时间。扫频误差主要出现在频率峰值和谷值,中间误差接近0。对于5-8GHz、600μs周期的三角扫频,建议使用1MHz带宽的三阶或四阶有源滤波器,并参考ADF4159评估板原理图。关于滤波器参数的合理性,需通过ADIsimPLL仿真验证。
AI Generated Content

我使用的是ADF4159的开发板EV-ADF4159EB3Z(无板载滤波器) + HMC587作为VCO

Q1.根据手册,VCO的输出应该是通过EV-ADF4159EB3Z的VCO/2接口反馈回PLL

但是设计滤波器时VCO/2的选项无法被选择 ,原因是什么,怎么解决呢

Q2.ADF4159芯片手册中给出了扫频时两频率点之间的Timer计算公式,假如PFD=100 MHz,令CLK1=2、CLK2=1,那么最小Timer值是0.02 μs,请问这个0.02 μs包括了锁定时间吗?

如果我的VCO在扫宽2.5GHz、扫描周期164 μs、Timer=0.02 μs的条件下工作,输出能否稳定?对环路滤波器的设计有什么要求?

Q3.扫描频率误差能否通过ADIsimPLL中的仿真结果来判定?

根据仿真波形来看,频率只在三角波的峰值和谷值出现较大误差,在峰值和谷值之间误差接近0,是否可以理解为频率误差在此范围内近似等于ADF4159的频率分辨率?

Q4.ADF4159芯片手册中的一个扫频计算范例,其中的频率分辨率和频域分辨率的物理意义有什么区别,它们和最终的Frequency Error有什么关系呢

感谢答复!