[征文]+转载 DDS技术之FPGA技术之LPM_ROM生成正弦波

在网上看到一篇文章，感觉还不错，给大家分享一下。网址：http://blog.csdn.net/csf111/article/details/6944148

频率合成技术是利用频率合成的方法，使某一（或多个）基准频率，通过一定的变换与处理后，形成一系列等间隔的离散频率。

       直接数字频率合成器(Direct Digital Frequency Synthesize)技术是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。其原理图如下：

         如图所示，用VHDL编程的话，至少需要建立一个加法器、一个锁存器以及一个ROM存储器；加法器用来累加相位或者地址信号，锁存器用来所存输出信号以及反馈，ROM存储器则用来存储波形数据的数字幅度；最后还需要一个总得模块将三者结合在一起。

        首先：建立ROM表；

        在quartus II上面使用LPM_ROM，就必须学会MegaWizard Plug-in Manager的用法，要用MegaWizard Plug-in Manager，那么就必须先学会创建mif或者hex文件，下面具体以正弦波为例，介绍mif文件的创建方法以及如何调用LPM_ROM。

1、创建mif文件的三种方法（其实不只三种，下面就我调试成功的来一一说明，并且附上源代码吧）：

      根据需要设置每个字的位宽WIDTH和总字数DEPTH。然后设置地址和数据的进制基数ADDRESS_RADIX、DATA_RADIX，使用无符号数UNS。然后用如下方法生成需要的数据（按上边的格式，注意中间“：”，最后“;”），往CONTENT BEGIN和END中间一贴就行了。

      1）用VC++软件编程实现：

      2）用Matlab编程实现:

      创建.m文件

    3）用软件Guagle_wave.exe自动生成mif或者hex文件软件下载地址：http://download.csdn.net/detail/csf111/37662642、使用tools\MegaWizard Plug-in Manager来新建LPM_ROM,具体方法不讲述，只要quartus II软件当中去了，相应的设置选项都很容易懂的，主要是要设置你的ROM地址宽度和数据点数，其间需要调用mif文件的，选择你刚才建立的mif即可；3、上面几步完成之后，quartus II 就会自动生成一个VHD文件，如下：

[cpp] view plain copy print ?

1. LIBRARY IEEE; 
2. USE IEEE.STD_LOGIC_1164.ALL; 
3. ENTITY REG8B IS 
4.     PORT (  Load :  IN STD_LOGIC; 
5.              DIN :  IN STD_LOGIC_VECTOR(7 DOWNTO 0); 
6.             DOUT : OUT STD_LOGIC_VECTOR(7 DOWNTO 0) ); 
7. END REG8B; 
8. ARCHITECTURE behav OF REG8B IS 
9. BEGIN 
10.     PROCESS(Load, DIN) 
11.    BEGIN 
12.    IF Load'EVENT AND Load = '1' THEN    -- 时钟到来时，锁存输入数据 
13.             DOUT <= DIN; 
14.         END IF; 
15.     END PROCESS; 
16. END behav; 

     第三，建立加法器模块；

[cpp] view plain copy print ?

1. LIBRARY IEEE; 
2. USE IEEE.STD_LOGIC_1164.ALL; 
3. USE IEEE.STD_LOGIC_UNSIGNED.ALL; 
4. ENTITY ADDER8B IS 
5.     PORT (  A : IN  STD_LOGIC_VECTOR(7 DOWNTO 0); 
6.             B : IN  STD_LOGIC_VECTOR(7 DOWNTO 0); 
7.             S : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); 
8. END ADDER8B; 
9. ARCHITECTURE behav OF ADDER8B IS 
10.     BEGIN 
11.     S <= A + B; 
12. END behav; 

     第四，顶层模块的设计；

[cpp] view plain copy print ?

1. --------------------------------------------------------------------- 
2. --                Designed By Michael Chen( chen sifan)           --- 
3. --                                              2011\11\07        --- 
4. --------------------------------------------------------------------- 
5. LIBRARY IEEE; 
6. USE IEEE.STD_LOGIC_1164.ALL; 
7. USE IEEE.STD_LOGIC_UNSIGNED.ALL; 
8. --------------------------------------------------------------------- 
9. ENTITY mydds IS                                     -- 顶层设计 
10.     PORT (   
11.           CLK   : IN  STD_LOGIC; 
12.           FWORD : IN  STD_LOGIC_VECTOR(7 DOWNTO 0); 
13.           FOUT  : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); 
14. END mydds; 
15. --------------------------------------------------------------------- 
16. ARCHITECTURE behav OF mydds IS 
17. --------------------------------------------------------------------- 
18.     COMPONENT REG8B       --load 'event and load = 1 --dout <= din; 
19.     PORT (   
20.            LOAD :  IN STD_LOGIC; 
21.            DIN  :  IN STD_LOGIC_VECTOR(7 DOWNTO 0); 
22.            DOUT :  OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); 
23.     END COMPONENT; 
24. --------------------------------------------------------------------- 
25.     COMPONENT ADDER8B 
26.     PORT (   
27.            A : IN  STD_LOGIC_VECTOR(7 DOWNTO 0); 
28.            B : IN  STD_LOGIC_VECTOR(7 DOWNTO 0); 
29.            S : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); 
30.     END COMPONENT;   
31. --------------------------------------------------------------------- 
32.     COMPONENT lpm_rom8 
33.     PORT (  
34.             address : IN STD_LOGIC_VECTOR(7 DOWNTO 0); 
35.             inclock : IN STD_LOGIC ; 
36.             q       : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); 
37.     END COMPONENT;  
38. -----------------------------------------------------------------------    
39.     SIGNAL F8B : STD_LOGIC_VECTOR( 7 DOWNTO 0); 
40.     SIGNAL A8B : STD_LOGIC_VECTOR( 7 DOWNTO 0); 
41.     SIGNAL B8B : STD_LOGIC_VECTOR( 7 DOWNTO 0); 
42.     SIGNAL C8B : STD_LOGIC_VECTOR( 7 DOWNTO 0); 
43. --------------------------------------------------------------------- 
44. BEGIN  
45.     F8B<=FWORD; 
46.     U1 : ADDER8B  PORT MAP( A=>F8B,B=>B8B, S=>A8B ); 
47.     U2 : REG8B  PORT MAP( DOUT=>B8B,DIN=>A8B, LOAD=>CLK ); 
48.     U3 : REG8B  PORT MAP( DOUT=>C8B,DIN=>B8B, LOAD=>CLK ); 
49.     U4 : lpm_ROM8  PORT MAP( address=>C8B(7 downto 0), q=>FOUT, inclock=>CLK );     
50. END  behav; 

         仿真结构如下：          设置成模拟显示的方法如下图（Analog WaveForm选项 ）：        最后，有兴趣的“玩家”可以将仿真的波形拿到Matlab当中去。具体方法如下：在quartus II中将波形仿真文件保存为tbl格式的文件，然后在Matlab环境下面去建立M文件去将tbl还原成波形图，顺带也把代码贴下面吧：

[cpp] view plain copy print ?

1. %mydds.m 
2. %Designed By Michael Chen (Chen sifan),2011\11\07 
3. clear all; 
4. fid = fopen('D:\Program Files\alter\MyWork\MyDDS.tbl','r');%tbl文件的路径要写对哦 
5. data = fscanf(fid,'%s'); 
6. fclose(fid); 
7. b = find(data == '='); 
8. number = length(b); 
9. j = 0; 
10. for i = 1 : number-1 
11.     j = j+1; 
12.     c_s(j,1) = data(b(i)+1); 
13.     c_s(j,2) = data(b(i)+2); 
14. end; 
15. d_s = hex2dec(c_s);%将16进制的数据转换成十进制的 
16. plot(d_s); 

      波形图比较丑，是因为我的mif没有做好的缘故。请见谅哈！

      Ok了，程序设计步骤大致如上所示，但是这个程序还只是实现了DDS一个基本的功能,想要探究DDS的强大功能的话，还要继续花大量时间去整理的。

      在此，我附上我个人的仿真程序下载地址：http://download.csdn.net/detail/csf111/3767213

      由于时间匆忙，错误是难免的，欢迎大家交流讨论