问答 - Recent Threads

关于频率变化的正弦波幅值信息提取

zhangsx1289 — Fri, 20 Mar 2015 06:47:10 GMT

有一个近似正弦波的信号，信号频率从10MHz到40MHz变化，信号的幅值也在变化，变化的幅度在200mV到800mV之间。现在想把这个信号的幅值信息提取出来，提取出来的信号与其频率无关。希望得到的这个信号，其幅度随着原来正弦波幅值的变化而变化。

大家有什么好的想法吗？

ad9364 多载波设置

guoshenghe — Wed, 29 Oct 2014 07:48:23 GMT

请问怎样可以生成一个带宽为4MHz （OFDM qpsk）+280KHz（BPSK）信号，用于9364发射，总的带宽不超过5MHz，280KHz的信号可以偏离4M信号带外最大1MHz？

我想得到一个0.2毫伏VPP，频率150KHz的正弦波，有什么好办法？

ppa3278 — Sat, 02 Aug 2014 12:50:19 GMT

由于我使用的信号源分辨率16位，达不到这个要求，衰减设计起来也麻烦，信号源内阻，负载的阻抗都不确定。。有什么好的芯片能实现吗？

如何读取评估板adisusbz数据

杨先生 — Mon, 28 Jul 2014 00:20:50 GMT

手上有一个adis16405的IMU，和一个评估板ADISUSBZ。通过测试软件已经确认设备完好。

现在希望通过labwindows/cvi编写一个程序，通过USB口直接读取到传感器的数据，不知道有没有高人给指点一下该怎么办，或者有相关可以参考的文件例程可以联系我。yang_yunkai@yahoo.com

在下感激不尽。

关于使用ADV212 压缩解压1080p 30帧的大概处理过程，关于ADV212没有提供标准编解码，只有自己配置，我想知道具体配置是怎么回事？谢谢回答。

何镇江 — Fri, 04 Jul 2014 20:29:59 GMT

使用两片ADV212编解码 1080p 30帧图像寄存器配置问题

BBPLL_REF_CLK时钟未锁定，但是有频率，是怎么回事？hu3692@163.com — Tue, 01 Jul 2014 10:17:17 GMT
你好，我在进行AD9361的配置上面出现了如下的问题：
1.Calibration TIMEOUT (0x5E, 0x80)
clk_set_rate,source:3,phy->clks[source]->rate:983040000 //3为BBPLL_REF_CLK
我的分析：从Calibration TIMEOUT 上看是因为时钟没有锁定，但是后面后面可以看见时钟其实已经起来了，我想问的是，这个时钟是不是我配置的时钟还是我输入进去的时钟？因为AD9361_InitParam default_init_param里面有这个时钟。
2.Calibration TIMEOUT (0x244, 0x80)
ad9361_init : AD9361 initialization error
我的分析：从程序是看是CLKRF_CLK没有配置好，但是具体原因是什么呢？
配置如下：
1.20MHZ 1.25v的幅度输入
2.TDD模式
3.AD9361_InitParam default_init_param = {
/* Reference Clock */
20000000UL, //reference_clk_rate
/* Base Configuration */
1, //two_rx_two_tx_mode_enable *** adi,2rx-2tx-mode-enable
1, //frequency_division_duplex_mode_enable *** adi,frequency-division-duplex-mode-enable
0, //tdd_use_dual_synth_mode_enable *** adi,tdd-use-dual-synth-mode-enable
0, //tdd_skip_vco_cal_enable *** adi,tdd-skip-vco-cal-enable
0, //tx_fastlock_delay_ns *** adi,tx-fastlock-delay-ns
0, //rx_fastlock_delay_ns *** adi,rx-fastlock-delay-ns
0, //rx_fastlock_pincontrol_enable *** adi,rx-fastlock-pincontrol-enable
0, //tx_fastlock_pincontrol_enable *** adi,tx-fastlock-pincontrol-enable
0, //external_rx_lo_enable *** adi,external-rx-lo-enable
0, //external_tx_lo_enable *** adi,external-tx-lo-enable
5, //dc_offset_tracking_update_event_mask *** adi,dc-offset-tracking-update-event-mask
6, //dc_offset_attenuation_high_range *** adi,dc-offset-tracking-update-event-mask
5, //dc_offset_attenuation_low_range *** adi,dc-offset-tracking-update-event-mask
0x28, //dc_offset_count_high_range *** adi,dc-offset-tracking-update-event-mask
0x32, //dc_offset_count_low_range *** adi,dc-offset-tracking-update-event-mask
0, //tdd_use_fdd_vco_tables_enable *** adi,tdd-use-fdd-vco-tables-enable
0, //split_gain_table_mode_enable *** adi,split-gain-table-mode-enable
/* ENSM Control */
0, //ensm_enable_pin_pulse_mode_enable *** adi,ensm-enable-pin-pulse-mode-enable
0, //ensm_enable_txnrx_control_enable *** adi,ensm-enable-txnrx-control-enable
/* LO Control */
2400000000UL, //rx_synthesizer_frequency_hz *** adi,rx-synthesizer-frequency-hz
2400000000UL, //tx_synthesizer_frequency_hz *** adi,tx-synthesizer-frequency-hz
/* Rate & BW Control */
{983040000, 245760000, 122880000, 61440000, 30720000, 30720000},//uint32_t     rx_path_clock_frequencies[6] *** adi,rx-path-clock-frequencies
{983040000, 122880000, 122880000, 61440000, 30720000, 30720000},//uint32_t     tx_path_clock_frequencies[6] *** adi,tx-path-clock-frequencies
18000000,//rf_rx_bandwidth_hz *** adi,rf-rx-bandwidth-hz
18000000,//rf_tx_bandwidth_hz *** adi,rf-tx-bandwidth-hz
/* RF Port Control */
0, //rx_rf_port_input_select *** adi,rx-rf-port-input-select
0, //tx_rf_port_input_select *** adi,tx-rf-port-input-select
/* TX Attenuation Control */
10000, //tx_attenuation_mdB *** adi,tx-attenuation-mdB
0, //update_tx_gain_in_alert_enable *** adi,update-tx-gain-in-alert-enable
/* Reference Clock Control */
0, //xo_disable_use_ext_refclk_enable *** adi,xo-disable-use-ext-refclk-enable
{8, 5920}, //dcxo_coarse_and_fine_tune[2] *** adi,dcxo-coarse-and-fine-tune
0, //clk_output_mode_select *** adi,clk-output-mode-select
/* Gain Control */
2, //gc_rx1_mode *** adi,gc-rx1-mode
2, //gc_rx2_mode *** adi,gc-rx2-mode
58, //gc_adc_large_overload_thresh *** adi,gc-adc-large-overload-thresh
4, //gc_adc_ovr_sample_size *** adi,gc-adc-ovr-sample-size
47, //gc_adc_small_overload_thresh *** adi,gc-adc-small-overload-thresh
8192, //gc_dec_pow_measurement_duration *** adi,gc-dec-pow-measurement-duration
0, //gc_dig_gain_enable *** adi,gc-dig-gain-enable
800, //gc_lmt_overload_high_thresh *** adi,gc-lmt-overload-high-thresh
704, //gc_lmt_overload_low_thresh *** adi,gc-lmt-overload-low-thresh
24, //gc_low_power_thresh *** adi,gc-low-power-thresh
15, //gc_max_dig_gain *** adi,gc-max-dig-gain
/* Gain MGC Control */
2, //mgc_dec_gain_step *** adi,mgc-dec-gain-step
2, //mgc_inc_gain_step *** adi,mgc-inc-gain-step
0, //mgc_rx1_ctrl_inp_enable *** adi,mgc-rx1-ctrl-inp-enable
0, //mgc_rx2_ctrl_inp_enable *** adi,mgc-rx2-ctrl-inp-enable
0, //mgc_split_table_ctrl_inp_gain_mode *** adi,mgc-split-table-ctrl-inp-gain-mode
/* Gain AGC Control */
10, //agc_adc_large_overload_exceed_counter *** adi,agc-adc-large-overload-exceed-counter
2, //agc_adc_large_overload_inc_steps *** adi,agc-adc-large-overload-inc-steps
0, //agc_adc_lmt_small_overload_prevent_gain_inc_enable *** adi,agc-adc-lmt-small-overload-prevent-gain-inc-enable
10, //agc_adc_small_overload_exceed_counter *** adi,agc-adc-small-overload-exceed-counter
4, //agc_dig_gain_step_size *** adi,agc-dig-gain-step-size
3, //agc_dig_saturation_exceed_counter *** adi,agc-dig-saturation-exceed-counter
1000, // agc_gain_update_interval_us *** adi,agc-gain-update-interval-us
0, //agc_immed_gain_change_if_large_adc_overload_enable *** adi,agc-immed-gain-change-if-large-adc-overload-enable
0, //agc_immed_gain_change_if_large_lmt_overload_enable *** adi,agc-immed-gain-change-if-large-lmt-overload-enable
10, //agc_inner_thresh_high *** adi,agc-inner-thresh-high
1, //agc_inner_thresh_high_dec_steps *** adi,agc-inner-thresh-high-dec-steps
12, //agc_inner_thresh_low *** adi,agc-inner-thresh-low
1, //agc_inner_thresh_low_inc_steps *** adi,agc-inner-thresh-low-inc-steps
10, //agc_lmt_overload_large_exceed_counter *** adi,agc-lmt-overload-large-exceed-counter
2, //agc_lmt_overload_large_inc_steps *** adi,agc-lmt-overload-large-inc-steps
10, //agc_lmt_overload_small_exceed_counter *** adi,agc-lmt-overload-small-exceed-counter
5, //agc_outer_thresh_high *** adi,agc-outer-thresh-high
2, //agc_outer_thresh_high_dec_steps *** adi,agc-outer-thresh-high-dec-steps
18, //agc_outer_thresh_low *** adi,agc-outer-thresh-low
2, //agc_outer_thresh_low_inc_steps *** adi,agc-outer-thresh-low-inc-steps
1, //agc_attack_delay_extra_margin_us; *** adi,agc-attack-delay-extra-margin-us
0, //agc_sync_for_gain_counter_enable *** adi,agc-sync-for-gain-counter-enable
/* Fast AGC */
64, //fagc_dec_pow_measuremnt_duration ***  adi,fagc-dec-pow-measurement-duration
260, //fagc_state_wait_time_ns ***  adi,fagc-state-wait-time-ns
/* Fast AGC - Low Power */
0, //fagc_allow_agc_gain_increase ***  adi,fagc-allow-agc-gain-increase-enable
5, //fagc_lp_thresh_increment_time ***  adi,fagc-lp-thresh-increment-time
1, //fagc_lp_thresh_increment_steps ***  adi,fagc-lp-thresh-increment-steps
/* Fast AGC - Lock Level */
10, //fagc_lock_level ***  adi,fagc-lock-level */
1, //fagc_lock_level_lmt_gain_increase_en ***  adi,fagc-lock-level-lmt-gain-increase-enable
5, //fagc_lock_level_gain_increase_upper_limit ***  adi,fagc-lock-level-gain-increase-upper-limit
/* Fast AGC - Peak Detectors and Final Settling */
1, //fagc_lpf_final_settling_steps ***  adi,fagc-lpf-final-settling-steps
1, //fagc_lmt_final_settling_steps ***  adi,fagc-lmt-final-settling-steps
3, //fagc_final_overrange_count ***  adi,fagc-final-overrange-count
/* Fast AGC - Final Power Test */
0, //fagc_gain_increase_after_gain_lock_en ***  adi,fagc-gain-increase-after-gain-lock-enable
/* Fast AGC - Unlocking the Gain */
/* 0 = MAX Gain, 1 = Optimized Gain, 2 = Set Gain */
0, //fagc_gain_index_type_after_exit_rx_mode ***  adi,fagc-gain-index-type-after-exit-rx-mode
1, //fagc_use_last_lock_level_for_set_gain_en ***  adi,fagc-use-last-lock-level-for-set-gain-enable
1, //fagc_rst_gla_stronger_sig_thresh_exceeded_en ***  adi,fagc-rst-gla-stronger-sig-thresh-exceeded-enable
5, //fagc_optimized_gain_offset ***  adi,fagc-optimized-gain-offset
10, //fagc_rst_gla_stronger_sig_thresh_above_ll ***  adi,fagc-rst-gla-stronger-sig-thresh-above-ll
1, //fagc_rst_gla_engergy_lost_sig_thresh_exceeded_en ***  adi,fagc-rst-gla-engergy-lost-sig-thresh-exceeded-enable
1, //fagc_rst_gla_engergy_lost_goto_optim_gain_en ***  adi,fagc-rst-gla-engergy-lost-goto-optim-gain-enable
10, //fagc_rst_gla_engergy_lost_sig_thresh_below_ll ***  adi,fagc-rst-gla-engergy-lost-sig-thresh-below-ll
8, //fagc_energy_lost_stronger_sig_gain_lock_exit_cnt ***  adi,fagc-energy-lost-stronger-sig-gain-lock-exit-cnt
1, //fagc_rst_gla_large_adc_overload_en ***  adi,fagc-rst-gla-large-adc-overload-enable
1, //fagc_rst_gla_large_lmt_overload_en ***  adi,fagc-rst-gla-large-lmt-overload-enable
0, //fagc_rst_gla_en_agc_pulled_high_en ***  adi,fagc-rst-gla-en-agc-pulled-high-enable
0, //fagc_rst_gla_if_en_agc_pulled_high_mode ***  adi,fagc-rst-gla-if-en-agc-pulled-high-mode
64, //fagc_power_measurement_duration_in_state5 ***  adi,fagc-power-measurement-duration-in-state5
/* RSSI Control */
1, //rssi_delay *** adi,rssi-delay
1000, //rssi_duration *** adi,rssi-duration
3, //rssi_restart_mode *** adi,rssi-restart-mode
0, //rssi_unit_is_rx_samples_enable *** adi,rssi-unit-is-rx-samples-enable
1, //rssi_wait *** adi,rssi-wait
/* Aux ADC Control */
256, //aux_adc_decimation *** adi,aux-adc-decimation
20000000UL, //aux_adc_rate *** adi,aux-adc-rate
/* AuxDAC Control */
1, //aux_dac_manual_mode_enable ***  adi,aux-dac-manual-mode-enable
0, //aux_dac1_default_value_mV ***  adi,aux-dac1-default-value-mV
0, //aux_dac1_active_in_rx_enable ***  adi,aux-dac1-active-in-rx-enable
0, //aux_dac1_active_in_tx_enable ***  adi,aux-dac1-active-in-tx-enable
0, //aux_dac1_active_in_alert_enable ***  adi,aux-dac1-active-in-alert-enable
0, //aux_dac1_rx_delay_us ***  adi,aux-dac1-rx-delay-us
0, //aux_dac1_tx_delay_us ***  adi,aux-dac1-tx-delay-us
0, //aux_dac2_default_value_mV ***  adi,aux-dac2-default-value-mV
0, //aux_dac2_active_in_rx_enable ***  adi,aux-dac2-active-in-rx-enable
0, //aux_dac2_active_in_tx_enable ***  adi,aux-dac2-active-in-tx-enable
0, //aux_dac2_active_in_alert_enable ***  adi,aux-dac2-active-in-alert-enable
0, //aux_dac2_rx_delay_us ***  adi,aux-dac2-rx-delay-us
0, //aux_dac2_tx_delay_us ***  adi,aux-dac2-tx-delay-us
/* Temperature Sensor Control */
256, //temp_sense_decimation *** adi,temp-sense-decimation
1000, //temp_sense_measurement_interval_ms *** adi,temp-sense-measurement-interval-ms
0xCE, //temp_sense_offset_signed *** adi,temp-sense-offset-signed
1, //temp_sense_periodic_measurement_enable *** adi,temp-sense-periodic-measurement-enable
/* Control Out Setup */
0xFF, //ctrl_outs_enable_mask *** adi,ctrl-outs-enable-mask
0, //ctrl_outs_index *** adi,ctrl-outs-index
/* External LNA Control */
0, //elna_settling_delay_ns *** adi,elna-settling-delay-ns
0, //elna_gain_mdB *** adi,elna-gain-mdB
0, //elna_bypass_loss_mdB *** adi,elna-bypass-loss-mdB
0, //elna_rx1_gpo0_control_enable *** adi,elna-rx1-gpo0-control-enable
0, //elna_rx2_gpo1_control_enable *** adi,elna-rx2-gpo1-control-enable
/* Digital Interface Control */
1, //pp_tx_swap_enable *** adi,pp-tx-swap-enable
1, //pp_rx_swap_enable *** adi,pp-rx-swap-enable
0, //tx_channel_swap_enable *** adi,tx-channel-swap-enable
0, //rx_channel_swap_enable *** adi,rx-channel-swap-enable
1, //rx_frame_pulse_mode_enable *** adi,rx-frame-pulse-mode-enable
1, //two_t_two_r_timing_enable *** adi,2t2r-timing-enable
0, //invert_data_bus_enable *** adi,invert-data-bus-enable
0, //invert_data_clk_enable *** adi,invert-data-clk-enable
0, //fdd_alt_word_order_enable *** adi,fdd-alt-word-order-enable
0, //invert_rx_frame_enable *** adi,invert-rx-frame-enable
0, //fdd_rx_rate_2tx_enable *** adi,fdd-rx-rate-2tx-enable
0, //swap_ports_enable *** adi,swap-ports-enable
0, //single_data_rate_enable *** adi,single-data-rate-enable
1, //lvds_mode_enable *** adi,lvds-mode-enable
0, //half_duplex_mode_enable *** adi,half-duplex-mode-enable
0, //single_port_mode_enable *** adi,single-port-mode-enable
0, //full_port_enable *** adi,full-port-enable
0, //full_duplex_swap_bits_enable *** adi,full-duplex-swap-bits-enable
0, //delay_rx_data *** adi,delay-rx-data
0, //rx_data_clock_delay *** adi,rx-data-clock-delay
4, //rx_data_delay *** adi,rx-data-delay
7, //tx_fb_clock_delay *** adi,tx-fb-clock-delay
0, //tx_data_delay *** adi,tx-data-delay
150, //lvds_bias_mV *** adi,lvds-bias-mV
1, //lvds_rx_onchip_termination_enable *** adi,lvds-rx-onchip-termination-enable
0, //rx1rx2_phase_inversion_en *** adi,rx1-rx2-phase-inversion-enable
/* Tx Monitor Control */
37000, //low_high_gain_threshold_mdB *** adi,txmon-low-high-thresh
0, //low_gain_dB *** adi,txmon-low-gain
24, //high_gain_dB *** adi,txmon-high-gain
0, //tx_mon_track_en *** adi,txmon-dc-tracking-enable
0, //one_shot_mode_en *** adi,txmon-one-shot-mode-enable
511, //tx_mon_delay *** adi,txmon-delay
8192, //tx_mon_duration *** adi,txmon-duration
2, //tx1_mon_front_end_gain *** adi,txmon-1-front-end-gain
2, //tx2_mon_front_end_gain *** adi,txmon-2-front-end-gain
48, //tx1_mon_lo_cm *** adi,txmon-1-lo-cm
48, //tx2_mon_lo_cm *** adi,txmon-2-lo-cm
/* GPIO definitions */
-1, //gpio_resetb;     /* reset-gpios */
/* MCS Sync */
-1, //gpio_sync;          /* sync-gpios */
-1, //gpio_cal_sw1;     /* cal-sw1-gpios */
-1 //gpio_cal_sw2;     /* cal-sw2-gpios */
};
4.程序是使用的官方源码加修改过的SPi读写，另外经过测试SPI读写没有问题
源码是：AD9361 No-OS Software https://github.com/analogdevicesinc/no-OS/tree/master/ad9361/sw

关于ADXL278 SELF TEST的使用问题

houwenhe — Sun, 15 Jun 2014 18:09:43 GMT

最近要用到ADI的ADXL278 这款高g的加速度计，现在遇到一个问题就是：self test 如何使用，通篇阅读datasheet也没有具体使用细节，只是介绍了基本校准原理，输入电压范围。具体怎么使用呢，输入怎么才能激活，什么样的信号才能激活自测？需不需要读输出？有没有介绍self test的文章？希望得到高手解答，谢谢！

AD9215内部参考电压不正确

江南四月 — Fri, 06 Jun 2014 03:50:48 GMT

最近做了一块PCB，上面的AD9215使用内部参考电压，正常应该是1V。但是有一块板子的AD9215出问题了，刚上电时参考电压120mv，逐渐增大，最后稳定在电源电压3.3V附近。这导致刚上电AD9215不工作。请问这是什么原因？是片子坏了吗？

AD7739 AINCOM端怎么接

zpy — Sun, 18 May 2014 14:58:24 GMT

请问AD7739输入差分应用时，AINCOM端怎么接？作为输入的参考端，一般应该接地，但数据手册中说明输入范围在0.2--AVDD-0.3，FIG27中用虚线连接参考电压正端。请专家指教

请问在官网下载的原理图（不是PDF文件）用什么软件打开？

hansir — Thu, 17 Apr 2014 05:05:38 GMT

在官网上下了TS201开发板的原理图，其中有开发的原理图封装等压缩包文件，后缀名为*.1、*.2、*.3...等这种的文件，应该是代表着原理图的第1、2、3....层，说明文档上标明该原理图是使用DxDesigner 2007画的，但是其中只有一个.asc文件，不知道用什么软件可以打开这些原理图文件呢？

AD5754输出问题

wanngmj101 — Sat, 22 Mar 2014 21:55:10 GMT

我的硬件原理图是参考AD5754评估板设计的，现在的问题是AD5754输出不对。

例如，我将输出范围设定为0-5V输出，当给DAC寄存器的通道A写入数据FFFF时，DOUTA的输出是4.91V，离5V相差甚远；写入0000时，DOUTA输出0.49V，离0V相差也远。并且改变写入数据时，输出会改变，但是不是按照标准的公式变化。

我将输出范围设定为0-10V输入是，也存在同样的问题。不知道是哪个环节出了问题？程序代码是参考官方代码的。硬件图如下：

AD9361 能实现零中频吗?

viicauss — Tue, 25 Feb 2014 13:09:16 GMT

您好，请问射频信号通过AD9361 能下变频到基带信号吗，能实现零中频吗？

time-amplitude converter

zhangsx1289 — Fri, 21 Feb 2014 11:20:33 GMT

想做一个time-amplitude converter，工作频率300MHZ以上，不知道该用什么芯片，求推荐

这样使用AD5757和AD5754的用法是否正确

pontrin@gmail.com — Tue, 14 Jan 2014 18:38:28 GMT

我想知道我这样画的原理图，这2个芯片能不能够正常的工作，以及我这样做对电路有没有什么影响之类的，我应该如何改进。

用VDK+BF537开发产品中，想详细了解一下VDK中事件、事件bit、信号量的使用方法，以及如何写自己的device drivers。请问哪有针对上述问题的资料下载？

corben — Thu, 12 Dec 2013 00:15:47 GMT

用VDK+BF537开发产品中，想详细了解一下VDK中事件、事件bit、信号量的使用方法，以及如何写自己的device drivers。请问哪有针对上述问题的资料下载？

多片AD9238数据总线并联，分时读取可行吗？

Rambler201314 — Mon, 18 Nov 2013 06:31:46 GMT

请教各位高手：现打算用三片AD9238构建一个6通道高速采集系统，而FPGA的IO口有限，所以将三片AD9238数据总线并联，用FPGA控制各个ADC的OE引脚，分时读取数据有没有的问题？

另外，如果要使AD9238的输入量程变为+/-5V，采用什么方法比较好？

对ADRF6602编程中遇到的问题

dataibao — Wed, 13 Nov 2013 00:28:17 GMT

您好：我在初始化ADRF6602的时候发现单步执行的时候，当执行到

但是我继续往下执行时，当执行完

ADRF6601_reg_write(DITHER_MAGNITUDE_1 | DITHER_ENABLE | DITHER_RESTART_VALUE(1),MODULATOR_DITHER_CONTROL);的时候，管脚2DECL3P3上的3.3V电压消失了。

我感觉像是我能写进东西到寄存器里，但是写的数据不对。另外MUX_OUT引脚上始终测不到波形。

我怀疑是我的时序不对，但是我和IC资料的时序对了很多遍都找不出问题在哪？

附件中是我用示波器抓的CLK、DATA、LE的关系图。

这是CLK和LE的关系图，上边是CLK的波形，下面是LE的波形。

这是CLK和DATA的关系图，上边是CLK的波形，下面是DATA的波形。我做了个循环，不断的写入0xaaaaaa.

下面是我用IO口模拟SPI的程序代码

void ADRF6602_reg_write(unsigned long reg_value, unsigned char reg_address)

{

unsigned char i;

reg_value = reg_value | reg_address; //combine a 24 bit date

ADRF6602_LE_H; // CS_# : 1

delay_nus(3);

ADRF6602_CLK_L;

ADRF6602_LE_L; // CS_# : 0

for(i=0;i<24;i++)

{

if(reg_value&0x800000)

ADRF6602_DATA_H;

else

ADRF6602_DATA_L;

reg_value<<=1;

ADRF6602_CLK_H;

delay_nus(3);

ADRF6602_CLK_L;

}

delay_nus(3);

ADRF6602_LE_H; // CS_# : 1

delay_nus(3);

ADRF6602_LE_L; // CS_# : 0

}

请帮忙看看时序上有没有问题？我实在是找不出问题出在哪了。

谢谢

ADRF6602的寄存器中的值能读出来吗

dataibao — Mon, 04 Nov 2013 21:20:36 GMT

您好：

ADRF6602的寄存器中的值能读出来吗？

我的ADRF6602上电以后，DECL2P5引脚上可以量到2.5V的电压。DECL3P3引脚上有时可以量到3.3V的电压，有时只有500mv的电压。VTUNE引脚上有时可以量到1.78V的电压，有时只有50mv的电压。DECLVCO有时可以量到2.89V的电压，有时只有50mv的电压。我看资料0x06寄存器可以控制3.3V LDO。于是我主程序就写了一个循环

while(1)

{

ADRF6602_reg_write(LDO_3V3_ENABLE,0x06);

delay_nus(400);

}

#define LDO_3V3_ENABLE 0x080000

可是仍然是有时候上电有3.3V的电压，有时候上电没有电压，好像并不受我程序的控制。所以我怀疑是不是寄存器的值没有成功的写进去。我用示波器看波形还是满足时序要求的。所以我想问ADRF6602的寄存器中的值能不能读出来？我想看看读出来的值和我写进去的一样不一样。

谢谢

ADSP21489 uart dma收发不知道怎样搞

spacefram — Mon, 04 Nov 2013 19:34:57 GMT

CCES C 环境底下更本找不到可用的东西，例子里面的那个UART连中断都无用。ADI_CID里面也找不到UART部分。到底21489支不支持UART中断和UART DMA方式的，那位能给个完整的例子啊。

ADRF6602评估板套件无法使用

dataibao — Fri, 25 Oct 2013 00:18:39 GMT

从ADI经销商那买了个ADRF6602的评估板套件，用套件中自带的USB线将评估板和PC机链接后出现安装提示，

我选了默认的自动安装，点下一步，告诉我安装不成功。

我在资源管理器中看也是没安装成功

现在我没有办法使用评估板套件，显示我的评估板没有连接成功。

联系了经销商，让我拍开发套件的照片过去；联系ADI的客服，让我电脑截图，发邮件。

1天就这么过去了，也没个人能告诉我问题出在哪？

请问专家对应的驱动程序我应该到哪去下载？

关于ADL5501外围电路的疑问

dataibao — Tue, 15 Oct 2013 20:59:01 GMT

您好：

我查阅资料，看到ADL5501的第二个管脚FLTR（Square-Domain Filter Pin）要外接一个电容并接高电平，在焊接的时候可以不焊。我的项目对空间要求较高，我在电路中没有设计这个外接电容，但是我担心不接这个电容会影响我输出电压和输入电压有效值之间的线性度关系。

问题1：请问不接这个电容CFLTR是否会影响ADL5501的线性度？这个电容具体会影响哪些指标？什么时候应该接，什么时候可以不接？

另外，ADL5501的第六个管脚VRMS除了接滤波电容COUT外还接了一个电阻ROUT。

问题2：请问不接这个电阻ROUT是否会影响ADL5501的线性度？这个电阻具体会影响哪些指标？什么时候应该接，什么时候可以不接？

谢谢。

多通道放大器共模抑制比下降

EEG — Thu, 03 Oct 2013 19:13:01 GMT

在设计40导EEG放大器时，前级使用AD620，将40个AD620负端接参考REF电极时，每通道CMRR会下降，请问措施？

全桥控制

王林申 — Tue, 24 Sep 2013 16:26:04 GMT

请问ADI有全桥开关电源控制IC吗？有的话是什么型号？

ADRF6604设计电路中遇到的问题

dataibao — Sun, 22 Sep 2013 00:13:12 GMT

在设计6604电路过程中有以下几点疑问：

1，请问PIN29 IP3SET什么都不接，悬空行不行？

2，参考电路中PIN18 IFP和PIN19 IFN要接扼流圈L1，L2，但是参考值给的是待定TBD。请问我用680NH的电感行不行？

3，资料中指出REF_IN接的参考晶振P-P值为1V。请问我选用峰峰值4V，50MHZ的参考晶振接入REF_IN是否可以？

在编写程序时遇到以下问题：

在对6604编程的时候发现6602的寄存器7中位DB21和6601，6603及6604的都不同。6602的寄存器7中位DB21置1时设置为ENABLE，而6601及6603、6604的寄存器7中DB21置0时设置为ENABLE，不知是我下载的资料有问题还是6602比较特殊呢？

盼复，谢谢。

ADL5501遇到的问题

dataibao — Wed, 11 Sep 2013 23:02:23 GMT

通过查阅手册看到Vout=(gain*Vin)+intercept,资料中解释Vin是输入电压的的均方根值，Vout是直流输出电压。我搭了个电路，输入信号使用50MHZ的正弦波，上电后用示波器测得正弦波的Vrms=1.34V，用万用表直流档测得输出电压为3.17V。

我看资料显示输入50MHZ时，gain的典型值是4.5，intercept的典型值是0.03，我把Vout,gain,intercept带入上式中计算Vin,Vin=(Vout-intercept)/gain=(3.17-0.03)/4.5=0.69，离我测得的1.34V差的实在有点远。不知我哪里出错了，希望能得到专家的指正。

问答 - Recent Threads

关于频率变化的正弦波幅值信息提取

ad9364 多载波设置

我想得到一个0.2毫伏VPP，频率150KHz的正弦波，有什么好办法？

如何读取评估板adisusbz数据

关于使用ADV212 压缩解压1080p 30帧 的 大概处理过程，关于ADV212没有提供标准编解码，只有自己配置，我想知道具体配置是怎么回事？谢谢回答。

BBPLL_REF_CLK时钟未锁定，但是有频率，是怎么回事？

关于ADXL278 SELF TEST的使用问题

AD9215内部参考电压不正确

AD7739 AINCOM端怎么接

请问在官网下载的原理图（不是PDF文件）用什么软件打开？

AD5754输出问题

AD9361 能实现零中频吗?

time-amplitude converter

这样使用AD5757和AD5754的用法是否正确

用VDK+BF537开发产品中，想详细了解一下VDK中事件、事件bit、信号量的使用方法，以及如何写自己的device drivers。请问哪有针对上述问题的资料下载？

多片AD9238数据总线并联，分时读取可行吗？

对ADRF6602编程中遇到的问题

ADRF6602的寄存器中的值能读出来吗

ADSP21489 uart dma收发不知道怎样搞

ADRF6602评估板套件无法使用

关于ADL5501外围电路的疑问

多通道放大器共模抑制比下降

全桥控制

ADRF6604设计电路中遇到的问题

ADL5501遇到的问题

关于使用ADV212 压缩解压1080p 30帧的大概处理过程，关于ADV212没有提供标准编解码，只有自己配置，我想知道具体配置是怎么回事？谢谢回答。