按照datasheet中的要求，sync_n低电平最少2.5个ICLK周期，我将sync_n拉低了15个MCLK周期，MCLK频率为10MHz, ICLK频率为5MHz，相关信号时序波形如下所示，问题在于：sync_n拉高后，AD7763的fso_n信号一直为低，sdo信号一直为高，无法输出数据。注明：上图为下图中截取的一短时间内波形。
按照datasheet中的要求，sync_n低电平最少2.5个ICLK周期，我将sync_n拉低了15个MCLK周期，MCLK频率为10MHz, ICLK频率为5MHz，相关信号时序波形如下所示，问题在于：sync_n拉高后，AD7763的fso_n信号一直为低，sdo信号一直为高，无法输出数据。注明：上图为下图中截取的一短时间内波形。