Post Go back to editing

利用ADRV9024 在PA输出口,ACLR次临道翘起

Hi

我们现在项目用的是ADRV9024,现在项目支持频段是3300-3600MHz,用的USE CASE是90.

我们现在用的PA芯片是SKY66318-21,在PA输出口测试ACLR时,发现ACLR的次临道会出现翘起,而且这个翘起是随着DPD工作逐渐翘起。

如下图所示:

大家对于我们现在遇到的问题有什么建议,非常感谢,期待您的帮助。