您好!我使用的是zcu102+ad9375，在fpga中，我使用的是xilinx jesd204b的ip核，如果将ip核配置为N=14(实际ip核配置需减1),CS=2,基带信号使用14bit位宽的dds产生，在vhdl文件中:
assign lane0 <= {s1[7:0],2'b0,s1[13:8],s0[7:0],2'b0,s0[13:8]};
输出频谱正确，但功率只有-12dbm，如果开启ad9375内部nco，输出功率有0dbm。
如果将ip核配置为N=16(实际ip核配置需减1),CS=0,基带信号使用16bit位宽的dds产生，在vhdl文件中:
assign lane0 <= {s1[7:0],s1[15:8],s0[7:0],s0[15:8]};
输出频谱不正确，可以看出，实际ad9375使用的是低14bit，这与ug-992的描述不符。
我尝试修改ad9375中deframe的配置，无论怎么修改N与CS，始终发送低14bit数据频谱正确，且只有-12dbm，高14bit频谱不对。
我怎么才能提高输出功率？
