您好，在MAX30003使用中发现，总是会触发PLLINT中断，根据文档的说明，应该是PLL unlock ，请问如何改善，谢谢。
检查一下CPLL引脚，1nF电容是否加上，必须使用COG电容，不能用其它电容。FCLK的来源是哪里，有源晶振还是别的信号？
MAX30003 PLLINT要触发的情况是：
1.在初始上电时，PLLINT位也将被置位，因此在初始上电时出现PLLINT是正常的。只要读取STATUS寄存器就会清除该位。
2.启用或禁用ECG通道。
3.更改FMSTR（主时钟）设置。
根据您的建议，对电容进行了确认，对寄存器进行了设置，FCLK 引脚使用SiTime的32.768khz有源振荡器。还是会出现PLLINT状态置1的情况，请看一下max30003部分的原理图，是不是有问题，谢谢。
在您的这个电路图里面，C57的型号麻烦告知一下；还有就是您的OVDD、DVDD、AVDD是来源于LDO还是什么电源轨呢？一般来说要保证电源轨的“干净”。您可以看MAX30003WING2的原理图，DVDD和AVDD可以连在一起，用LDO供电；OVDD单独供电。您的MCU的通信电平是1V8么？主从之间电平最好匹配。
MAX30003WING2的原理图在第三页：www.analog.com/.../MAX30003WING2.pdf
C57的型号为：GCM1555C1H102FA16D 。现在电源的安排是OVDD使用一路供电，AVDD和DVDD一路供电，MCU和MAX30003部分的供电电压都是1.8V，两路电源使用的LDO的型号为：TPS7A2050PDQNR，谢谢。
纠正上述回复：LDO的型号为:TPS7A2018PDQNR.
C57是C0G电容，那么从您对原理图的描述来目前没有看出重大的问题。试试调整CNFG_GEN (0x10) FMSTR[1:0]，尝试不同的masterclock frequency看看？或者检查下PLL倍频是否超范围。您这个是上电后一直等不到PLLINT状态清零还是可以清零但总是触发？是一块板子上有此情况，还是多个板子皆有此情况？
做了五个板子都有这样的问题，PLLINT清零以后还是会总是触发，但时间是随机的。 根据您的建议，我再试试，谢谢。
