如何提升ADSP_21565 FIR处理速度

您理解错了，这张图表里的意思是窗口大小(即DMA buffer的大小)是64，Tap length=1024。另外需要注意测试条件中2156x的ACLK和CCLK均是1GHz满速

是的，是我看错了，我将配置进行了修改，将Tap length改为256，窗口大小改为1，在不刷新窗口数据的情况下测试的结果为5us,而手册上说只用了0.67us.你可以帮我看看是我哪里出现问题了吗？如果可以帮我解决这个问题我可以提供一笔咨询费。
我的邮箱：1803914214@qq.com

是的，是我看错了，我将配置进行了修改，将Tap length改为256，窗口大小改为1，在不刷新窗口数据的情况下测试的结果为5us,而手册上说只用了0.67us.你可以帮我看看是我哪里出现问题了吗？如果可以帮我解决这个问题我可以提供一笔咨询费。
我的邮箱：1803914214@qq.com

您好，0.67us这个数据是通过计算CCLK cycles得到的。

在测试程序中单SHARC核执行本次FIR计算用了668个CCLK cycles, 由于测试程序中21569的核时钟被配置为1GHz，即一个cycle是1e-9秒，所以总运算时长是0.67us。前面看到您是用示波器进行测量的，个人猜测应该是用了个GPIO拉高拉低信号然后去量的时间吧。在当前测试条件下这样测试并不合理，因为算法执行完成前后GPIO相关的操作会需要额外的CCLK cycles，从而造成误差。

EE408提供了这个图表的测试代码，请参考以下例程

好的，谢谢您。我用这个测试代码再进行验证一下。