是否可以旁路AD9523-1的PLL1,直接在OSC引脚输入一个参考时钟?
在数据手册中,我没有找到任何可以禁用PLL1的寄存器,因此我不确定是否可以将其旁路。
是的,AD9523、AD9523-1和AD9524全都可以配置为单环路器件,提供低功耗时钟发生器分配解决方案。
要仅使用第二环路PLL(2),PLL的输入参考将是配置为单端CMOS或差分的OSC_IN输入。PLL1有一个掉电位,但不能使用它,因为它也会使OSC_IN输入接收器掉电。为节省功耗,可以关断各PLL1模块:REFA和REF输入接收器(寄存器h01A)、电荷泵电流设置为0和三态(寄存器h018和h019)、零延迟接收器(寄存器h01B)。
要仅使用第一个环路PLL(1),AD9523和AD9523-1的输出0、1、2、3可以配置为输出PLL1;AD9524输出0和1可以用来输出PLL1。要降低功耗:关断未使用的输出通道、电荷泵电流设置为0和三态(寄存器h0F0和h0F2)、VCO分频器(寄存器h0F4)、零延迟接收器(寄存器h01B)。