接上
通常应该是数字部分的干扰影响。如果你停止FPGA的送数，是不是噪声就小些呢？
关于布线你最好参考一下评估板中的设计。网上有电路图和gerber文件。
http://www.analog.com/en/rfif-components/dds-modulators/ad9856/products/evaluation-boardstools/CU_AD9856_evaluation_tools/resources/fca.html
