再次咨询ADCMP567使用问题

1.图1中hysis 是以 trig 为基准设置的。

2.图2不稳定原因：

1️⃣ HYSIS 引脚不是理想的“内部接地”

2️⃣ “hysis = 0” ≠ “无迟滞”

3️⃣ 高速比较器 + 无迟滞 = 必然抖动 修改建议： White check mark

推荐做法

1：即使不用迟滞，也要“钳死 HYSIS” 例如： HYSIS → 通过 1k ~ 10k 电阻接到稳定参考（GND / 2.5V / TRIG） 目的：提供低阻 DC 锚点 White check mark 推荐做法

2：给一点“最小迟滞” 哪怕只有 几 mV，都会极大改善稳定性。 ADCMP567 datasheet 实际上也不推荐 0 hysteresis 工作。 White check mark 推荐做法

3：TRIG 源阻抗要低 如果 TRIG 来自 DAC / 滤波信号 建议 <100Ω 输出阻抗 否则会和内部输入电容形成震荡

1.图1中hysis 是以 trig 为基准设置的。

2.图2不稳定原因：

1️⃣ HYSIS 引脚不是理想的“内部接地”

2️⃣ “hysis = 0” ≠ “无迟滞”

3️⃣ 高速比较器 + 无迟滞 = 必然抖动 修改建议： White check mark

推荐做法

1：即使不用迟滞，也要“钳死 HYSIS” 例如： HYSIS → 通过 1k ~ 10k 电阻接到稳定参考（GND / 2.5V / TRIG） 目的：提供低阻 DC 锚点 White check mark 推荐做法

2：给一点“最小迟滞” 哪怕只有 几 mV，都会极大改善稳定性。 ADCMP567 datasheet 实际上也不推荐 0 hysteresis 工作。 White check mark 推荐做法

3：TRIG 源阻抗要低 如果 TRIG 来自 DAC / 滤波信号 建议 <100Ω 输出阻抗 否则会和内部输入电容形成震荡