Post Go back to editing

ACMCP567 咨询

Thread Summary

用户询问关于ADMCP567设计中,输入信号与触发电平进行比较时是否可以使用hysis功能。最终答案确认可以使用hysis功能,且不要求-端接地,建议参考Figure 7的连接方式。
AI Generated Content

你好!我们目前关于ADMCP567设计的应用是:输入信号接+端,-端接一个触发电平,输入信号和触发电平进行比较,这种情况下,还能使用hysis功能吗?使用hysis功能的前提是输入-端必须接地,如figure 10 电路那样,我的理解是否正确? 我们现在这种使用方式,正确的设计应该是按照figure 7 这样接,是否如此?谢谢

    •  Analog Employees 
    on Feb 5, 2026 5:44 AM Contains AI Generated Content
    +1
    White check mark 你的应用场景可以、也应该使用 hysis
     X hysis 不要求 − 端接地
     White check mark 在“输入信号 vs 触发电平”的比较应用中,应参考 Figure 7 的连接方式
     White check mark Figure 10 只是一个典型单参考示例,不是原理限制
  • 你好!请看下以下哪一种接法是正确的?图2的接法是否可以认为hysis电平设置为0?

    另外按照您的指导,图3中的hysis曲线是否可以认为0点位置为trig电平?

    图1

    图2

    图3

  • 你好!

    我在实际设计中用了2个电路,帮忙看下是否有问题。使用图1电路,ADCMP567 datasheet中 figure5 中0V位置是否就可以是trig电平,也就是说,hysis是以trig电平为基准进行设置?图2电路设计,是否可以认为hysis电平等于0。实际调试发现,按图2设计,比较器不稳定,不知道是什么原因。盼望你的回复指点,谢谢!!

       图1

     图2

      图3

    •  Analog Employees 
    on Feb 9, 2026 9:55 PM in reply to clinton Contains AI Generated Content
    0

    1.图1中hysis 是以 trig 为基准设置的。

    2.图2不稳定原因:

    1️⃣ HYSIS 引脚不是理想的“内部接地”
    2️⃣ “hysis = 0” ≠ “无迟滞”
    3️⃣ 高速比较器 + 无迟滞 = 必然抖动
    修改建议:

    White check mark 推荐做法 1:即使不用迟滞,也要“钳死 HYSIS”

    例如:

    • HYSIS → 通过 1k ~ 10k 电阻接到稳定参考(GND / 2.5V / TRIG)
    • 目的:提供低阻 DC 锚点

    White check mark 推荐做法 2:给一点“最小迟滞”

    哪怕只有 几 mV,都会极大改善稳定性。

    ADCMP567 datasheet 实际上也不推荐 0 hysteresis 工作


    White check mark 推荐做法 3:TRIG 源阻抗要低

    • 如果 TRIG 来自 DAC / 滤波信号
    • 建议 <100Ω 输出阻抗
    • 否则会和内部输入电容形成震荡