因为电源限制,最近用到一款轨对轨输入输出的运放,ADA4807-2。
我们是交流应用,担心轨对轨输入运放的THD+N参数不好,因为轨对轨输入两个输入对会有切换:
所以想仿真下这个参数,但网上没有查到教程。
这个参数确实在Spice中很难仿真。如果你希望失真少,一般会尽可能避开那个差分对切换的输入共模电压阈值。所以只能被迫提高你的供电电压。
这个参数确实在Spice中很难仿真。如果你希望失真少,一般会尽可能避开那个差分对切换的输入共模电压阈值。所以只能被迫提高你的供电电压。
好的,谢谢您!
想进一步问下,一般什么应用里,非常关注失真这项参数呢?
我们的是脉冲测试,算法需要把脉冲高度,面积等参数都算出来——我感觉在脉冲应用里,可能对于失真的容忍度比较高吧。
精密测量会考虑这个参数,但你们是脉冲测试,容忍度会比较高。
你用LTspice做瞬态仿真 (Transient Analysis), 就可以!
好的,谢谢您!
我没有说清楚,失真对我们的应用是有影响的,看来只能加大电源电压了!
我们的应用里面,发现过这样的异常现象:就是输入一连串不同高度的脉冲,中间有几个高度的脉冲是没有的!
我们用的是ADI一款SAR型ADC,16位、40M采样率ADC,输入端的RC最开始以为是滤波器可以随便配置,配置成了1K,0.1uF。后来按照数据手册重新做了配置,这种异常现象就没有了!
这应该就是失真问题把(时域跟这里的表现是一样的)。就像下图似的:
——然后我想问下,为啥ADC前端的RC对于失真,影响那么严重呢?我们信号链前端也有同样的RC(1K,0.1uF),为啥只更改了ADC前端的RC,异常就消失了呢?
那不是失真,那是消失,adc输入的rc一定要跟adc的采样率匹配起来。
SAR型ADC对驱动要求很高,驱动电流和建立时间,要精确的调整RC,我们有相关文档专门介绍如何配置驱动的RC,参考KWIK Circuit:ez.analog.com/.../how-can-i-design-a-single-supply-adc-driver-for-a-20-bit-adc
好的,谢谢您