



开关和多路复用器 产品常见问题解答

编写人 CAC(A)

版本号 Rev 1.0

本报告为 Analog Devices Inc. (ADI) 中国技术支持中心专用，ADI 可以随时修改本报告而不用通知任何使用本报告的人员。

如有任何问题请与 china.support@analog.com 联系。

目 录

1	开关和多路复用器产品简介.....	1
1.1	产品概述.....	1
1.2	产品选型.....	2
1.3	参考资料.....	4
1.3.1	实验室电路.....	4
1.3.2	应用笔记.....	4
1.3.3	技术指南.....	4
1.3.4	评估板及评估软件.....	5
2	开关和多路复用器常见问题.....	1
2.1	ADI 公司的 ADG 系列开关与多路复用器为什么没有规定带宽?	1
2.2	哪些开关与多路复用器能够在电源低于数据手册额定值的情况下工作?	1
2.3	有些 ADG 系列开关采用 DI 工艺制造。什么是 DI?	2
2.4	故障保护多路复用器和通道保护器如何工作?	2
2.5	存在过压时器件将如何工作?	2
2.6	负载如何影响箝位电压?	3
2.7	没有电源时, 故障保护多路复用器和通道保护器是否可以工作?	4
2.8	什么是“电荷注入”?	4
2.9	如何改进模拟开关的电荷注入性能?	6
2.10	如何将应用中的电荷注入效应降至最低?	7
2.11	如何评估模拟开关或多路复用器的电荷注入性能?	7
2.12	如何评估开关/多路复用器的建立时间对 ADC 采样系统的精度的影响?	7
2.13	我看到多路复用器 ADG5408 数据手册里标称的电源范围是 $\pm 22\text{V}$, 是否可以使用在 $\pm 23\text{V}$ 的电源下供电?	8
2.14	我了解开关的噪声性能, 但是为什么在数据手册上没有这个指标?	8
2.15	我是否可以并联 4 片 ADG904 来实现 16:1 的功能吗? 实现方法: 把 4 片 ADG904 的输出 RFC 连在一起, 通过 EN 管脚来选通。	9
2.16	为了降低 ADG801 的 R_{ON} , 我是否可以把多片 ADG801 并联从而减低 R_{ON} 的值?	9
2.17	看到 ADG451/2/3 的数字逻辑电源 VL 的供电只说了 5V 情况下的指标, 现在我的 FPGA 是 3.3V 供电的, 高低电平分别为 3.3V 和 0V, 我该如何处理 VL 的值呢?	9
2.18	对于没有逻辑电源的开关, 如 ADG409, 数字控制口的逻辑高电平可以达到 VDD 吗? 数据手册只标称了高电平的最小值为 2.4V。	10
2.19	ADG333A 在输入管脚悬空的状态下, 它的输出端 D 连接的是 A 端还是 B 端呢?	10
2.20	使用 ADG1434, 当在没有上电的时候, 即 $V_{dd}=V_{ss}=0$, 然而输入端 S 仍然会有信号存在, 即 $S1A=12\text{V}$, 这样使用会对芯片有什么影响?	10
2.21	ADG918 是否是双向的?	11
2.22	ADG707 不使用的管脚应该怎么处理?	11
2.23	ADG1419 的 EN 管脚可以直接连接到 VDD 保持永久使能吗? 这样有可能由于 EN 管脚带来的干扰直接影响到 VDD 吗?	11
2.24	使用单电源工作时, ADG1612 好像无法正常发射双极性信号。当信号降至地	

电压以下时，信号发生削波。如何避免这种情况？	12
2.25 当模拟开关的数字控制引脚连接至供电轨时，需要使用串行限流电阻吗？ .	12
2.26 对于 ADG9xx 宽带 CMOS 开关，其插入损耗是什么，是如何定义的？	12
2.27 能将大于 0.5 V 的直流偏置电压用于 ADG9xx 宽带 CMOS 开关吗？	12
2.28 P1dB（1-dB 压缩点）的意思是什么？	13
2.29 如何将一个直流偏置应用到 ADG9xx 开关的 RF 输入上？	13
2.30 ADG9xx 开关系列支持负电源电压吗？	13
2.31 CMOS 宽带开关解决方案相对于砷化镓的主要优势是什么？	14
2.32 在 LFCSP 封装上，封装底部的裸露焊盘是否与内部的什么东西相连？我需要把它连接到什么上？	14
2.33 什么是反射式开关？	14
2.34 ADG901、ADG918、ADG936 和 ADG904 四款开关都提供吸收式选项。它们都是什么，适用于哪些应用？	14
2.35 我看到 ADI 有防闩锁型的开关，如 ADG541x 系列，那么什么是闩锁？如何预防闩锁现象的发生呢？	15
2.36 ADI 的开关具有高压 ESD 保护吗？	17
2.37 如何选择合适的开关和多路复用器呢？	17

1 开关和多路复用器产品简介

1.1 产品概述

ADI 公司提供种类繁多的开关和多路复用器，包括覆盖了各种信号范围的单通道或多通道开关元件，并提供多种封装形式，能够更好地满足客户的应用需要。这些开关和多路复用器广泛应用于工业、仪器仪表、医疗、消费电子、通信和汽车系统等领域，而且应用范围还在不断扩大。

标准 CMOS 开关（图 1）采用 N 和 P 沟道 MOSFET 作为开关元件、数字控制逻辑和驱动器电路。N 和 P 沟道 MOSFET 以并联方式相连，允许进行双向操作，并将模拟输入电压范围可以扩展到供电轨，同时在整个信号范围内使导通电阻保持相当恒定。





图 1. 标准模拟开关电路

信号源、漏极和逻辑控制端对正负源电压都设计有箝位二极管以提供 ESD 保护，如图 1 所示。在正常工作模式下，这些二极管反向偏置，因此除非信号超过电源电压，否则不会通过电流。这些二极管的尺寸因工艺而异，不过一般都采用小型设计，以尽量减少正常工作时的漏电流。模拟开关的控制方式如下：当栅极-源极电压为正值时，N 沟道器件导通，而当该电压为负值时则关断；P 沟道器件由互补信号进行切换，因此与 N 沟道器件同时接通。开关的接通与断开是通过在两个栅极上分别施加正负源电压来实现的。当栅极上的电压固定时，两个晶体管的有效驱动电压随着通过开关的模拟信号极性和幅度变化而呈比例变化。图 2 中的虚线表示，当输入信号接近电源电压时，总有一个器件的沟道开始饱和，从而造成该器件的导通电阻急剧增加。不过，并联器件在供电轨电压附近相互补偿，因此最终得到的是完全的轨到轨开关，并且导通电阻在信号范围内保持相对恒定。


 图 2. 标准模拟开关 R_{ON} 图

1.2 产品选型

ADI 公司提供种类繁多的开关和多路复用器，包括各种信号范围的单路或多路开关元件，并提供多种封装形式，能够更好地满足客户的应用需要。

ADI 公司的开关根据电源电压可分为数个系列。高压开关在使用最大信号范围时表现最佳，但也可在较低电压时使用。现有的系列产品如下：

ADG54xx 新款

- 防闩锁，并具有高压 ESD 保护
- 最高可采用 $\pm 22\text{ V}$ 双电源供电和 $+40\text{ V}$ 单电源供电
- 针对鲁棒性和保护性能进行了优化

ADG14xx 新款

- $\pm 15\text{ V}$ 类别中导通电阻(R_{ON})最低：极低失真和高连续电流
- 导通电阻最小 $1\ \Omega$ ，导通电阻平坦度为 $0.2\ \Omega$

ADG12xx

- $\pm 15\text{ V}$ 类别中电荷注入(QINJ)和电容最小
- 电荷注入小于 1 pC ， 2 pF 关断电容

ADG13xx

- $\pm 15\text{ V}$ 导通电阻和电荷注入经过优化
- 针对标准性能应用而优化

ADG5xx

- $\pm 15\text{ V}$ 和 $\pm 5\text{ V}$ 低电荷注入和电容
- $R_{ON} = 30\ \Omega$ 至 $280\ \Omega$ ， $QINJ = 4\text{ pC}$ 至 11 pC

- ADG5xxF ± 15 V 具有过压/故障保护功能: -40 V 至 $+55$ V

ADG4xx

- ± 15 V 低导通电阻和电荷注入; $RON = 4 \Omega$ 至 50Ω , $QINJ = 1$ pC 至 20 pC
- ADG4xxF ± 15 V 具有过压/故障保护功能: -40 V 至 $+55$ V

ADG46xx 新款

- ± 5 V 断电保护, 过压范围: -5.5 V 至 $+16$ V
- 针对鲁棒性和保护性能进行了优化

ADG16xx 新款

- ± 5 V 类别中导通电阻(Ron)最低;
- 极低失真和高连续电流
- 导通电阻最小 1Ω , 且导通电阻平坦度为 0.2Ω

ADG6xx

- ± 5 V 低导通电阻和电荷注入
- $RON = 2 \Omega$ 至 85Ω , $QINJ = 0.5$ pC 至 50 pC

ADG8xx

- <5.5 V 极低导通电阻和最小失真, 高连续电流
- $RON = 0.25 \Omega$ 至 0.8Ω , 导通电阻平坦度为 0.05Ω 至 0.17Ω

ADG7xx

- <5.5 V 低导通电阻
- $RON = 2.2 \Omega$ 至 15Ω , $QINJ = 2$ pC 至 14 pC

ADG9xx

- 低压直流至高频 RF
- -3 dB BW = 2.5 GHz 至 4.5 GHz

ADG3xxx

- 低压电平转换器/总线开关
- 单向和双向数字

ADG2xx

- ± 15 V 低电荷注入和电容
- $RON = 30 \Omega$ 至 115Ω , $QINJ = 10$ pC 至 20 pC
- 单向和双向数字

ADG21xx

- 无缓冲交叉点开关
- 单电源和双电源 I2C 控制

更多相关产品请参考如下选型表:

<http://www.analog.com/zh/switchesmultiplexers/products/index.html>

1.3 参考资料

1.3.1 实验室电路

[针对无线基础设施的 IF 带通滤波器切换网络 \(CN0211\)](#)

[适合过程控制应用的完全可编程通用模拟前端 \(CN0209\)](#)

[使用故障保护 CMOS 开关的关断保护数据采集信号链 \(CN0165\)](#)

[利用四通道单刀单掷开关 ADG1611 和仪表放大器 AD620 构建低成本可编程增益仪表放大器电路 \(CN0146\)](#)

[采用 PMU AD5522 及 16 位 ADC AD7685 的 ATE 应用参数测量单元和支持器件 \(CN0104\)](#)

[利用 ADG1211 开关实现采样保持电路 \(CN0058\)](#)

1.3.2 应用笔记

[AN-1024:如何计算多路复用器的建立时间和采样速率 \(pdf, 439 kB\)](#)

[AN-686:实现 I²C@复位 \(pdf, 263 kB\)](#)

[AN-349:延长 CMOS 寿命的关键因素 \(pdf, 326 kB\)](#)

[AN-348:避开无源元件的陷阱 \(pdf, 931 kB\)](#)

[AN-952:ADG9xx 宽带 CMOS 开关:常见问题 \(pdf, 162 kB\)](#)

[AN-874:在±5V 电源下使用 ADG12xx 系列器件及其性能影响 \(pdf, 206 kB\)](#)

[AN-802:ADG794 - A 2.5 V Input Signal Range Switching Solution for HDTV \(pdf, 176 kB\)](#)

[AN-680:0: ADG451/ADG452/ADG453 Threshold Voltage Versus Digital Supply, V_L \(pdf, 49 kB\)](#)

[AN-355:Behind the Switch Symbol \(pdf, 132 kB\)](#)

[AN-251:Ron Modulation in CMOS Switches and Multiplexers \(pdf, 168 kB\)](#)

[AN-311:如何切实有效地保护 CMOS 电路不受电源过压影响 \(pdf, 217 kB\)](#)

[AN-121:High Performance Stereo Routing Switcher \(pdf, 140 kB\)](#)

[AN-32:Single Supply Operation of JFET Multiplexers \(pdf, 87 kB\)](#)

[AN-249:Over Voltage Protection for the ADG5XXA Multiplexer Series \(pdf, 229 kB\)](#)

[AN-35:Understanding Crosstalk in Analog Multiplexers \(pdf, 491 kB\)](#)

[AN-250:0: Bandwidth, OFF Isolation and Crosstalk Performance of the AD5XXA Multiplexer Series \(pdf, 681 kB\)](#)

[AN-248:ADG201A/ADG202A and ADG221/ADG222 Performance with Reduced Power Supplies \(pdf, 166 kB\)](#)

1.3.3 技术指南

[MT-088: Analog Switches and Multiplexers \(pdf, 368 kB\)](#)

[MT-089: Video Multiplexers and Crosspoint Switches \(pdf, 193 kB\)](#)

1.3.4 评估板及评估软件

为了简化用户的开发成本及开发时间，开关和多路复用器产品还为用户提供了评估板及相关评估软件，大家可以到评估板搜寻页面寻找相应的评估板资料：

<http://www.analog.com/zh/evaluation-boards-kits/resources/index.html>

欲了解更多相关的资料，请登录 www.analog.com

2 开关和多路复用器常见问题

2.1 ADI 公司的 ADG 系列开关与多路复用器为什么没有规定带宽？

ADG 系列开关和多路复用器具有极高的输入带宽，达数百兆赫。然而，带宽规格本身并没有太大意义，因为在高频时，关断隔离和串扰会明显变差。例如，1 MHz 时，开关的关断隔离通常为 70 dB，串扰为 -85 dB。关断隔离和串扰每十倍频程会下降 20 dB。这意味着在 10 MHz 时，关断隔离会降至 50 dB，串扰增至 -65 dB。100 MHz 时，关断隔离降至 30 dB，串扰增至 -45 dB。因此，仅考虑带宽是不够的，还必须考虑关断隔离和串扰，才能确定应用是否能够承受这些规格在所需高频时出现下降。

2.2 哪些开关与多路复用器能够在电源低于数据手册额定值的情况下工作？

所有 ADG 系列开关与多路复用器均可在低至 +5 V 或 ±5 V 电源下工作。受电源电压影响的规格包括时序、导通电阻、电源电流和漏电流。降低电源电压可以降低电源电流和漏电流。例如，温度为 +125°C、电源电压为 ±15 V 时，ADG411 的 $I_{S(OFF)}$ 和 $I_{D(OFF)}$ 为 ±20 nA， $I_{D(ON)}$ 为 ±40 nA。温度为 +125°C、电源电压降至 ±5 V 时， $I_{S(OFF)}$ 和 $I_{D(OFF)}$ 降至 ±2.5 nA， $I_{D(ON)}$ 降至 ±5 nA。温度为 +125°C、电源电压 ±15 V 时，电源电流 I_{DD} 、 I_{SS} 和 I_L 最大值为 5 mA。采用 ±5 V 电源时，电源电流最大值会降至 1 mA。导通电阻 R_{ON} 和 $t_{off}/t_{on}/t_{transition}$ 会随着电源电压减小而增加。下图所示为 ADG408 的函数关系。




图1. 导通电阻与电源的关系




图2. $t_{off}/t_{on}/t_{transition}$ 与电源的关系

2.3 有些 ADG 系列开关采用 DI 工艺制造。什么是 DI?

DI 是介质隔离的缩写。在 DI 工艺中,各 CMOS 开关的 NMOS 与 PMOS 晶体管之间有一个绝缘层(沟道)。可以消除标准开关中晶体管之间出现的寄生结,得到完全防闩锁的开关。在结隔离(无沟道)中,PMOS 和 NMOS 晶体管的 N 井和 P 井形成一个二极管;在正常工作条件下,该二极管反向偏置。然而,在过压或电源关断情况下,当模拟输入超过电源时,二极管就会正向偏置,形成一个具有两个晶体管、类似硅控整流器(SCR)的电路,使电流明显放大,并最终导致闩锁。介质隔离开关中不存在这种二极管,器件因此具有防闩锁功能。




图3. 介质隔离

2.4 故障保护多路复用器和通道保护器如何工作?

故障保护多路复用器的通道或通道保护器由两个 NMOS 和两个 PMOS 晶体管组成。其中一个 PMOS 晶体管不在直接信号路径,而是用来连接第二个 PMOS 及其背栅。这可以降低阈值电压,从而增加正常工作的输入信号范围。NMOS 器件的源极和背栅极的连接也是出于同样原因。在正常工作时,故障保护器件工作时相当于标准多路复用器。当某一通道的输入出现故障情况时,就意味着输入超过了供电轨电压的部分阈值电压。阈值电压与供电轨的关系如下:正过压时,阈值电压由 $V_{DD} - V_{TN}$ 计算得出,其中 V_{TN} 是 NMOS 晶体管的阈值电压(典型值为 1.5 V)。负过压时,阈值电压由 $V_{SS} - V_{TP}$ 计算得出,其中 V_{TP} 是 PMOS 器件的阈值电压(典型值为 2 V)。输入电压超过这些阈值电压且通道上没有负载时,通道输出将箝位在阈值电压。

2.5 存在过压时器件将如何工作?

下面两张图表显示了过压时信号路径晶体管的工作情况。这张图显示通道施加正过压时,串联 N、P 和 N 晶体管的工作情况。由于漏极电压超过 $(V_{DD} - V_{TN})$,第一个 NMOS 晶体管将达到饱和。NMOS 器件源极的电位等于 $(V_{DD} - V_{TN})$ 。其他的 MOS 器件处于非饱和工作模式。




图4. 通道正过压

通道上施加负过压时，由于漏极电压超过 $(V_{SS} - V_{TP})$ ，PMOS 晶体管会进入饱和工作模式。与正过压时一样，其他 MOS 器件也处于非饱和模式。




图5. 通道负过压

2.6 负载如何影响箝位电压？

通道载入负载时，通道输出会箝位在阈值之间的电压值。例如，负载为1 kW、 $V_{DD} = 15\text{ V}$ 且存在正过压时，输出会箝位在 $V_{DD} - V_{TN} - DV$ ，其中DV是由于非饱和MOS器件的通道中的IR压降而产生。下图示例中，箝位NMOS的输出电压为13.5 V。其余两个MOS器件的导通电阻典型值为100 W。因此，电流为 $13.5\text{ V} / (1\text{ kW} + 100\text{ W}) = 12.27\text{ mA}$ 。这会在NMOS和PMOS中产生1.2 V的压降，从而使箝位电压达到12.3 V。故障状态期间的电流由输出负载决定，即按 V_{CLAMP} / R_L 计算。




图6. 确定箝位点

2.7 没有电源时，故障保护多路复用器和通道保护器是否可以工作？

可以。这些器件在供电轨下降或暂时断开时依然能够正常工作。 V_{DD} 和 V_{SS} 等于0 V时，所有晶体管均关断（如图所示），电流限制到几nA。




图7. 无电源

2.8 什么是“电荷注入”？

模拟开关和多路复用器中的电荷注入指的是与构成模拟开关的NMOS和PMOS晶体管相关的寄生电容引起的电平变化。下图对模拟开关结构以及与这一方案相关的寄生电容进行了建模。模拟开关结构基本由并联的NMOS和PMOS组成。这种结构可以产生我们熟悉的针对双极性输入信号的“浴盆”电阻曲线。等效电路显示影响电荷注入效应的主寄生电容，即 C_{GDN} （NMOS栅极-漏极电容）和 C_{GDP} （PMOS栅极-漏极电容）。PMOS器件相关的栅极-漏极电容约为NMOS器件的两倍，因为在两种器件具有相同导通电阻的情况下，PMOS器件的面积约为NMOS的两倍。因此，对市面上常见的开关而言，PMOS器件的相关寄生电容约为NMOS器件的两倍。




figure 8




figure 9

图8. 显示寄生电容的CMOS开关结构

图9. 显示引起电荷注入的主寄生电容的等效电路

开关接通时，NMOS栅极施加正电压，PMOS栅极施加负电压。由于寄生栅极-漏极电容不匹配，注入漏极的正负电荷数量不相等，从而造成电荷从开关输出移除，表现为趋负电压尖峰。由于模拟开关已接通，该负电荷会迅速通过开关的导通电阻放电(100 W)。通过5 ms时的仿真图可以看到这一点。开关断开时，NMOS栅极施加负电压，PMOS栅极施加正电压，从而使得电荷增加至开关输出。由于模拟开关已断开，该注入正电荷的放电路径为高阻抗(100 MW)。其结果是，负载电容会存储该电荷，

直到开关再次接通。仿真图清晰地显示出这一点， C_L （电荷注入引起）上的电压稳定在170 mV，直到开关在25 ms时再次接通。此时，同等数量的负电荷会注入输出，将 C_L 上的电压降至0 V。35 ms时，开关再次接通，该过程会循环进行。




图10. 图11仿真所用的时序




图 11. 显示 100 kHz 时电荷注入开关效应的仿真输出

在低开关频率和负载阻抗情况下，由于注入电荷会在下一个开关转换前泄露掉，开关输出会同时包含正负毛刺。




图12. 低开关频率与低阻性负载时的开关输出

2.9 如何改进模拟开关的电荷注入性能？

如上所述，电荷注入效应是由于NMOS和PMOS器件寄生栅极-漏极电容不匹配造成。因此，如果这些寄生电容可以匹配，电荷注入效应就会变得很小。ADI公司的CMOS开关与多路复用器正是解决了这一问题。匹配通过在NMOS器件的栅极和漏极之间安放“Dummy”电容而实现。




图13. $V_{SOURCE} = 0V$ 时匹配寄生电容（接地）

遗憾的是，匹配只能在一些特定条件下实现，即两种器件的源极电压为0V时。原因在于寄生电容 C_{GDN} 和 C_{GDP} 不是恒定值，会随着源极电压而变化。NMOS和PMOS源极电压变化时，其通道深度会发生变化， C_{GDN} 和 C_{GDP} 也会随之变化。由于 $V_{SOURCE} = 0V$ 时的匹配情况，电荷注入效应在其他 V_{SOURCE} 值时会非常明显。

注意：这些匹配条件下（即 $V_{SOURCE} = 0V$ ）的电荷注入通常会在数据手册中作出规定，在这些条件下，大多数开关的电荷注入通常都很好，大约在2至3pC（最大值）。但是，电荷注入在其他 V_{SOURCE} 值时会增加，具体取决于单个开关的情况。许多数据手册都会提供显示电荷注入与源极电压函数关系的图表。

2.10 如何将应用中的电荷注入效应降至最低？

电荷注入效应是由于固定数量电荷注入引起的开关输出电压毛刺。毛刺幅度与开关输出上的负载电容以及开关接通和断开时间成函数关系。负载电容越大，输出上的电压毛刺就越小，即 $Q = C \times V$ 或 $V = Q/C$ ， Q 为固定值。显然，负载电容未必总能增加，因为这会减少通道带宽。但是，对音频应用而言，增加负载电容是减少无用“爆音”和“咔嚓”声的有效方法。

选用接通与断开时间较慢的开关也是减少开关输出上毛刺幅度的有效方法。同样固定数量的电荷会以较长时间注入，因此泄露时间也较长，从而使得毛刺变宽，但是幅度明显减小。这项技术在某些音频开关产品中十分有效，如SSM-2402/SSM-2412，这些产品的开关接通时间约为10 ms。

还有一点值得一提，那就是电荷注入性能与开关的导通电阻直接相关。一般而言， R_{ON} 越低，电荷注入性能就越差。这纯粹是相关几何尺寸的缘故，由于NMOS和PMOS面积增加使 R_{ON} 减小，因此 C_{GDN} 和 C_{GDP} 增加。所以，权衡 R_{ON} 以减少电荷注入也是很多应用可以选择的方法。

2.11 如何评估模拟开关或多路复用器的电荷注入性能？

评估开关电荷注入性能最有效的方法是采用类似下图所示的设置。通过在较高频率 (>10 kHz) 时接通及断开开关，以及用示波器观察开关输出（使用高阻抗探头），可以看到类似图11所示的迹线。注入负载的电荷量用 $DV_{OUT} \times C_L$ 来计算。其中 DV_{OUT} 为输出脉冲幅度。




图14. 评估模拟开关或多路复用器的电荷注入性能

2.12 如何评估开关/多路复用器的建立时间对 ADC 采样系统的精度的影响？

可以参考如下的应用笔记：

[AN-1024:如何计算多路复用器的建立时间和采样速率](#)

另外我们也有在线计算工具：

<http://designtools.analog.com/dt/settle/settle.html>

2.13 我看到多路复用器 ADG5408 数据手册里标称的电源范围是 $\pm 22\text{V}$ ，是否可以使用在 $\pm 23\text{V}$ 的电源下供电？

我们在 ADG5408 的数据手册里面会看到如下两个对电源电压要求的范围，一个是正常工作的范围（如表一），另一个是绝对最大值的范围（如表二）。在正常工作范围内，ADG5408 是可以保证正常工作且所有指标符合手册里标称的值，但是如果超过了如正常工作的电源范围，且在绝对最大额定值范围之内，那么 ADG5408 就不能保证工作能满足数据手册里标称的指标，但是对于芯片本身来说是可以工作的，如果超过了绝对最大电源范围，芯片将有可能被烧掉且不能保证正常工作。因此我们还是推荐客户使用正常工作的电源范围来给芯片供电。

POWER REQUIREMENTS					
I_{DD}	45 55		70	$\mu\text{A typ}$ $\mu\text{A max}$	$V_{DD} = +16.5\text{ V}, V_{SS} = -16.5\text{ V}$ Digital inputs = 0 V or V_{DD}
I_{SS}	0.001		1	$\mu\text{A typ}$ $\mu\text{A max}$	Digital inputs = 0 V or V_{DD}
V_{DD}/V_{SS}			$\pm 9/\pm 22$	V min/V max	GND = 0 V

表一：电源范围

ABSOLUTE MAXIMUM RATINGS

$T_A = 25^\circ\text{C}$, unless otherwise noted.

Table 7.

Parameter	Rating
V_{DD} to V_{SS}	48 V
V_{DD} to GND	-0.3 V to +48 V
V_{SS} to GND	+0.3 V to -48 V
Analog Inputs ¹	$V_{SS} - 0.3\text{ V}$ to $V_{DD} + 0.3\text{ V}$ or 30 mA, whichever occurs first
Digital Inputs ¹	$V_{SS} - 0.3\text{ V}$ to $V_{DD} + 0.3\text{ V}$ or 30 mA, whichever occurs first

表二：绝对最大电源值

2.14 我想了解开关的噪声性能，但是为什么在数据手册上没有这个指标？

我们对所有的开关都没有测试噪声性能，主要是因为是在应用中开关的电压、电流噪声通常很小，来自电路里其它噪声才起主要的作用。

首先，大多数的 MOSFET 开关都是一个 PMOS 管和一个 NMOS 管并联，对于任何 MOS 晶体管都有两个主要的电压噪声，一个是 Johnson 热噪声，它主要是取决于通道阻抗，你可以使用这个公式估算： $E_n = \sqrt{4k_BRT}$ ；另一个是 $1/f$ 噪声，在低于拐点频率 10KHz 以下，这个噪声的值会很大，但是在

宽带噪声它则表现得很低，因此这个并不会带来很大问题。

其次，电流噪声在 MOSFET 管通常都非常小。

最后综上所述，电路中的任何其它的噪声源都会是开关自身噪声的 5 到 6 倍，因此在应用中，我们通常不会考虑开关的噪声性能。

2.15 我是否可以并联 4 片 ADG904 来实现 16:1 的功能吗？实现方法：把 4 片 ADG904 的输出 RFC 连在一起，通过 EN 管脚来选通。

是可以这么实现的，但是需要注意的是在实现并联连接的时候，由于 4 个 RFC 连到一个新的结点使其容性增加，会导致输入带宽的减少。

2.16 为了降低 ADG801 的 RON，我是否可以多片 ADG801 并联从而减低 RON 的值？

可以的。

2.17 看到 ADG451/2/3 的数字逻辑电源 VL 的供电只说了 5V 情况下的指标，现在我的 FPGA 是 3.3V 供电的，高低电平分别为 3.3V 和 0V，我该如何处理 VL 的值呢？

VL 可以低于 5V 供电，具体的开启电压值请参考如下图标：




Figure 1. Threshold Voltage Vs Digital Supply Voltage, V_L .

图 15

2.18 对于没有逻辑电源的开关，如 **ADG409**，数字控制口的逻辑高电平可以达到 **VDD** 吗？数据手册只标称了高电平的最小值为 **2.4V**。

可以，数字控制口的输入范围从 **VSS** 到 **VDD** 之间。

2.19 **ADG333A** 在输入管脚悬空的状态下，它的输出端 **D** 连接的是 **A** 端还是 **B** 端呢？

由于 **ADG333A** 的输入端既没有上拉到电源也没有下拉到地，因此输出 **D** 的状态将是不确定的。

2.20 使用 **ADG1434**，当在没有上电的时候，即 **Vdd=Vss=0**，然而输入端 **S** 仍然会有信号存在，即 **S1A=12V**，这样使用会对芯片有什么影响？

当在 **Vdd=Vss=0**，**S1A=12V** 的时候，此时的输入已经超出了如下数据手册规定的绝对最大值，即模拟、数字输入信号的范围已经超过电源轨 **300mV** 或者 **30mA**。这样不能保证正常工作甚至有可能损坏芯片。

ABSOLUTE MAXIMUM RATINGS

$T_A = 25^\circ\text{C}$, unless otherwise noted.

Table 4.

Parameter	Rating
V_{DD} to V_{SS}	35 V
V_{DD} to GND	-0.3 V to +25 V
V_{SS} to GND	-25 V to +0.3 V
Analog Inputs, Digital Inputs ¹	$V_{SS} - 0.3$ V to $V_{DD} + 0.3$ V or 30 mA, whichever occurs first

图 16

通过如下结构可以看出芯片内部都包含有 **ESD** 保护二极管，在正常工作条件下，这些二极管反向偏置，它们不会有电流流过除非输入信号大于电源电压。如果由于电源丢失而导致电源端悬空，那么输入信号就能通过内部的二极管给芯片上电，即 **VDD** 就会被上电。为了防止 **VDD** 被输入信号开启，建议在电源两端加上两个二极管（如下图红色二极管）。




图 17

2.21 ADG918 是否是双向的?

是的。

2.22 ADG707 不使用的管脚应该怎么处理?

你需要把不使用的管脚接到一个固定的电平, 这个电平确保在 VDD 和 VSS 之间, 另外还需要按照如下绝对最大值的的要求, 限制电流不能超过 30mA, 因此你需要在 VDD 或者 VSS 端串连上一个电阻来限流。

ABSOLUTE MAXIMUM RATINGS¹
(T_A = 25°C unless otherwise noted.)

V _{DD} to V _{SS}	7 V
V _{DD} to GND	-0.3 V to +7 V
V _{SS} to GND	+0.3 V to -3.5 V
Analog Inputs ²	V _{SS} - 0.3 V to V _{DD} + 0.3 V or 30 mA, Whichever Occurs First

图 18

2.23 ADG1419 的 EN 管脚可以直接连接到 VDD 保持永久使能吗? 这样有可能由于 EN 管脚带来的干扰直接影响到 VDD 吗?

直接连接到 VDD 是可以的, 是不会受到干扰的。

数字信号的切换是导致数字信号干扰和毛刺的主要原因, 数据手册通过使用 Q_{INJ} 来表示。ADG1419 拥有良好的 PSRR, 具有很好的抑制噪声的能力, 因此 VDD 是不会受到 EN 干扰的。

2.24 使用单电源工作时, ADG1612 好像无法正常发射双极性信号。当信号降至地电压以下时, 信号发生削波。如何避免这种情况?

在器件采用单电源供电时, 如果源极引脚或漏极引脚上的模拟输入信号降至基板电压(Gnd)以下, 则内部 ESD 保护二极管将开始导通。发生这种情况时, 您会看到, ON 通道上发生失真或削波现象, OFF 通道出现电流。另外, OFF 开关可能处于导通状态。为关闭该开关, 必须使 $V_{gs} < V_{tn}$ ($\sim 0.7V$)。最低电压被施加到栅极 (这里是 GND)。然而, 如果 S/D 降至栅极电压以下, 则会得到正 V_{gs} , 该通道将开始导电。

您可以通过 DC 偏置绕过上述情况, 使负信号偏置至 GND 以上。或者, 可以使用 ADG4612, 采用单电源时, 这款器件可以传输最低-5.5V 的双极性信号。更多信息请参阅 ADG4612 数据手册。

<http://www.analog.com/zh/switchesmultiplexers/analog-switches/adg4612/products/product.html>

2.25 当模拟开关的数字控制引脚连接至供电轨时, 需要使用串行限流电阻吗?

ADGxxx 系列中的模拟开关的数字控制引脚是以正供电轨和地为参考的。如果用户想把这些引脚直接连接到对应的供电轨上, 以便设置施加于这些引脚的逻辑电平, 则不需要使用串行限流电阻, 因为控制引脚兼容 CMOS 逻辑, 不需要任何电流驱动。

2.26 对于 ADG9xx 宽带 CMOS 开关, 其插入损耗是什么, 是如何定义的?

插入损耗(IL)是在开关处于开启状态时, 开关输入端口与输出端口之间的信号衰减量。插入损耗以分贝为单位, 应该尽量小, 以提高功率传输。

计算插入损耗的通用公式如下:

$$IL = -20 \log_{10} |S_{21}| \quad [dB]$$

其中: S_{21} 为正向透射系数, 在开关端口 2 至端口 1 之间测得, 这两个端口以 50Ω 纯阻性负载端接。注意, S_{12} 也可在假定器件具有对称性的情况下使用。

2.27 能将大于 0.5 V 的直流偏置电压用于 ADG9xx 宽带 CMOS 开关吗?

将 0.5V 的直流偏置电压用到 ADG9xx 宽带 CMOS 开关会使功率处理能力提高到 16dBm。将其提高到 0.5V 以上, 随着信号的增大, 开关的 R_{on} 会呈指数级增加。下图展示了 R_{on} 变化与输入电压的关系。可见, 大于 0.5 V 的直流信号会增加开关上的损耗。就像标准 CMOS 开关一样, 应用于开关输入端的信号不得超过 VDD 电源电压。




Figure 1. On Resistance vs. Source Voltage

图 19

2.28 P1dB (1-dB 压缩点) 的意思是什么?

P1dB (1 dB 压缩点) 是开关插入损耗比低电平值增加 1 dB 时的 RF 输入功率电平。它是测量开关 RF 功率处理能力的一项指标。举例来说, ADG918 在 1 GHz 情况下的 P1dB 为 17 dBm, 其中, VDD = 2.5 V。这就是说, 如果在低功率输入信号下, 1 GHz 时的插入损耗为 0.8 dB, 则在应用 17 dBm 的输入信号时, 插入损耗为 1.8 dB。

2.29 如何将一个直流偏置应用到 ADG9xx 开关的 RF 输入上?

给 RF 输入增加一个小直流偏置会提高 ADG9xx 开关的功率处理能力。0.5V 的直流会使功率处理能力提高至 16dBm。要减少通过输入端的端接电阻的任何电流消耗, 最好把偏置加到输出(RFC)端。这是最佳做法, 尤其是低功耗便携式应用。如果下游电路无法容许直流偏置, 则需要在 RF 输出端添加隔直电容。

2.30 ADG9xx 开关系列支持负电源电压吗?

在 GND (地) 引脚上有负信号时, 只要 VDD 至 GND 符合 -0.5 V 至 +4 V 的绝对最大额定值指标, ADG9xx 系列即可正常工作。请注意, 以这种方式运行器件时, 会使内部端接置于这个新的 GND 电位下——在某些应用中, 这是不合适的。

2.31 CMOS 宽带开关解决方案相对于砷化镓的主要优势是什么？

GaAs 开关一般需要采用隔直电容与 RF 端口串联，实际上，是使芯片相对于直流地有效浮动，以便通过正控制电压来控制开关。ADG9xx 系列宽带开关则不存在这种要求，消除了带宽下降问题，消除了电容对整体系统性能的影响，同时也消除了 GaAs 解决方案存在的额外空间和成本问题。不使用隔直电容时，ADG9xx 器件可以在直流以上维持低插入损耗(0.5 dB)。ADG9xx 系列不但是一种更小、效率更高的设计解决方案，而且所需功耗也更低，在所有电压和温度条件下，功耗还不到 1 uA。

2.32 在 LFCSP 封装上，封装底部的裸露焊盘是否与内部的什么东西相连？我需要把它连接到什么上？

裸露焊盘连接到基板 Vss。因此，为了获得最好的散热效果，建议将该焊盘连接到 Vss 电源上。如果不考虑散热，可以将焊盘悬空。

2.33 什么是反射式开关？

反射式开关与吸收式开关相同，只是后者使用的是 50Ω 的分流电阻，而前者使用的是 0Ω 分流电阻。ADG902 (SPST)、ADG919 (SPDT)、ADG936R (双通道 SPDT) 和 ADG904R (SP4T) 四款器件都是反射式开关。反射式开关适用于允许高端口外 VSWR 的应用，这种开关还具有某种其他不错的性能特征。反射式开关一般用于在系统中其他地方提供匹配的应用。多数情况下，吸收式开关可以替代反射式开关，但反过来则不然。

2.34 ADG901、ADG918、ADG936 和 ADG904 四款开关都提供吸收式选项。它们都是什么，适用于哪些应用？

ADG901 (SPST)、ADG918 (SPDT)、ADG936 (双通道 SPDT) 和 ADG904 (SP4T) 四款器件都被描述为吸收式 (匹配) 开关，因为它们具有片内 50Ω 端接分流引脚。下图展示了 ADG918 吸收式开关的内部配置。




图 20

吸收式开关各个端口均具有良好的阻抗匹配表现，因此，其回波损耗（或电压驻波比(VSWR)）性能也不错，不受开关模式的影响。应该用于 OFF 通道需要适当的后部端接的应用，以维持良好的回波损耗性能。可见，吸收式开关非常适合要求尽量减少 RF 源回波反射的应用。它还可确保将最大功率传输到 50Ω 系统中的负载上。同时需要指出，串行分流开关配置还有助于提高关断隔离效果。

2.35 我看到 ADI 有防闩锁型的开关，如 ADG541x 系列，那么什么是闩锁？如何预防闩锁现象的发生呢？

什么是闩锁状况？

闩锁可以定义为因触发寄生器件而在供电轨之间构建出低阻抗路径。闩锁发生在 CMOS 器件中：本征寄生器件构成 PNP SCR 结构，当两个寄生基极-发射极之一瞬态发生正向偏置时就发生闩锁（图 12）。而 SCR 导通则导致电源之间持续短路。触发闩锁状况的后果非常严重：在“最好”情况下，它会导致器件出现故障，需要上电周期来将器件恢复到正常工作模式；在最差情况下，如果电流未受到限制，器件（还有电源）会受到破坏。




图 21: 寄生 SCR 结果: a) 器件 b) 等效电路

前文所述的故障和过压状况都是触发门锁状况的常见原因。如果模拟或数字输入端的信号超过电源电压，寄生晶体管即会导通。该晶体管的集电极电流会造成第二个寄生晶体管的基极发射极上出现电压降低，而使第二个晶体管导通，导致电源之间出现自持续路径。图 12(b)清楚地显示了 Q1 和 Q2 之间形成的 SCR 电路结构。这类事件段时间就可以触发门锁。短暂的瞬变、尖峰或 ESD 事件可能就足以导致器件进入门锁状态。此外，如果电源电压超过器件的绝对最大额定值，则可导致内部 PN 结击穿并触发 SCR。第二种触发机制是当电源电压升至足以击穿一个内部 PN 结并向 SCR 注入电流。

预防措施有哪些？

作为外部保护电路的备选方案，一些 IC 采用外延层工艺制造，该工艺可增加 SCR 结构中的衬底和 N 井之间的电阻。电阻增加意味着，遇到更恶劣的应力才会触发 SCR，从而使器件比较不容易受到门锁影响。ADI 公司的 iCMOS® 工艺就是一个例子，该工艺催生了 ADG121x、ADG141x 和 ADG161x 开关/多路复用器系列。对于需要防门锁型解决方案的应用，采用沟道隔离技术的新款开关和多路复用器能够保证工作电压高达 ±20 V 的高压工业应用不会发生门锁现象。ADG541x 和 ADG521x 系列器件针对易于发生门锁现象的仪器仪表、汽车应用、航空电子和其它恶劣环境而设计。该工艺在各 CMOS 开关的 N 沟道和 P 沟道晶体管之间放置一个绝缘氧化物层(trench)。该氧化物层在器件之间提供垂直和水平方向上的完全隔离。因此，晶体管之间的寄生 PN 结被消除，从而生产出完全不会发生门锁效应的开关电路。




图 22: 闩锁防护中的沟道隔离

行业惯例是根据在内部寄生电阻发展出足以维持闩锁条件的压降之前该过压条件下 I/O 引脚扇入扇出的过电流量，划分输入和输出对闩锁的敏感性。一般认为 100 mA 足够。ADG5412 防闩锁系列中的器件可以在 1-ms 脉冲上耐受 ± 500 mA 而不发生失效。ADI 公司的闩锁测试是根据 EIA/JEDEC-78 (IC 闩锁测试) 来执行的。

2.36 ADI 的开关具有高压 ESD 保护吗？

ADI 公司的大多数开关/多路复用器产品都满足至少 ± 2 kV 的 HBM 水平要求，有些器件在性能方面更进一步，HBM 额定值高达 ± 8 kV。ADG541x 系列器件的 HBM 指标为 ± 8 -kV、FICDM 指标为 ± 1.5 -kV 和 MM 指标为 ± 400 -V，实现高压性能和高 ESD 防护性能的完美结合，是业界当之无愧的领军产品。

2.37 如何选择合适的开关和多路复用器呢？

ADI 公司提供种类繁多的开关和多路复用器，包括覆盖了各种信号范围的单路或多路开关元件，并提供多种封装形式，能够更好地满足客户的应用需要。因此，确定最适合应用的开关或多路复用器可能并不容易。最简单的开关(单刀单掷-SPST)可以在施加数字输入信号时连接或断开模拟信号。当掷数增加后，便可以将多路输入中的任何一路切换到单路输出。从一个开关位置移到另一个开关位置时，一些开关会表现出不同的瞬态性能。在先合后断式开关中，动触点永远不会发生开路。在先断后合式开关中，旧触点先断开，然后新触点接通，这意味着两个触点永远不会彼此短路。

在为您的应用选择最适合的开关时，需要考虑下面这些关键特性：

➤ 电源电压

根据所要求的电源电压，ADI 公司可提供许多高性能开关和多路复用器，以满足您的应用需要。低压开关比高压开关更具性能优势。高压开关在使用最大信号范围时表现最佳，但也可在较低电压时使用。ADI 公司可提供多种不同的电源电压： ± 15 V、 ± 5 V、低压(最高 5 V)、单电源和双电源选择。

➤ 性能

导通电阻：在导通电阻(RO_N)至关重要的电路中，导通电阻越低越好。

电容和电荷注入: 在电容特性至关重要的应用中, 电容越低越好。开关电容与电荷注入紧密相关, 开关电容很小时, 电荷注入一般也非常低。

泄漏: 泄漏越低, 损耗越少, 因而开关性能就越好, 泄漏还会随着温度和电源电压的增大而增大。

开关速度: 开关速度与切换控制输入的响应时间有关, 数据手册将其规定为 t_{ON} 。

➤ **配置**

您需要的是开关还是多路复用器? 如果是开关, 您需要的是单刀单掷(SPST)还是单刀双掷(SPDT)? 您需要多少通道? 您需要何种接口? 在决定所需的配置时, 这些都是需要考虑的重要问题。

接口选项如下:

- I2C: 双线式数字接口—SCL(时钟)和 SDA(数据)
- SPI: 三线式串行接口—SYNC、 DATA、 SCLK。
- 并行: 简单数字接口。 引脚上的逻辑高/低电平决定开关的状态。

➤ **封装**

ADI 公司的所有开关和多路复用器均可提供多种不同形式的封装。这些封装为用户提供了许多尺寸选项; 在某些应用中, 使用 ADI 公司的开关和多路复用器与使用竞争产品相比, 前者能节省 75% 的电路板空间。